| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-11页 |
| Contents | 第11-14页 |
| 第一章 绪论 | 第14-19页 |
| ·课题的研究背景及意义 | 第14-15页 |
| ·研究背景 | 第14-15页 |
| ·研究意义 | 第15页 |
| ·国内外研究现状 | 第15-17页 |
| ·课题主要研究内容与章节安排 | 第17-19页 |
| ·课题研究内容 | 第17页 |
| ·本文章节安排 | 第17-19页 |
| 第二章 NAND Flash的原理及架构分类 | 第19-23页 |
| ·NAND Flash的工作原理 | 第19-20页 |
| ·NAND Flash的架构分类 | 第20-21页 |
| ·NAND Flash的芯片结构 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 NAND Flash的汉明码差错控制算法 | 第23-27页 |
| ·汉明码的描述 | 第23页 |
| ·汉明码在NAND Flash差错控制中的应用 | 第23-25页 |
| ·汉明码ECC算法的实现与验证 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第四章 NAND Flash的二进制BCH码差错控制算法 | 第27-40页 |
| ·BCH码的基本概念 | 第27-29页 |
| ·伽罗华域 | 第27-28页 |
| ·BCH码的描述 | 第28-29页 |
| ·BCH码的编码 | 第29-30页 |
| ·BCH码的译码 | 第30-37页 |
| ·伴随式的计算 | 第31-32页 |
| ·伯利坎普-梅西迭代算法 | 第32-35页 |
| ·无求逆的树形迭代算法 | 第35-37页 |
| ·错误位置数的计算和错误的纠正 | 第37页 |
| ·适合NAND的二进制BCH码差错控制算法设计 | 第37-38页 |
| ·二进制BCH码差错控制算法的软件仿真 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第五章 NAND Flash的RS码差错控制算法 | 第40-46页 |
| ·RS码的基本概念 | 第40页 |
| ·RS码的编码 | 第40-41页 |
| ·RS码的译码 | 第41-42页 |
| ·伴随式的计算 | 第41-42页 |
| ·错误位置多项式的计算 | 第42页 |
| ·Forney算法确定错误位置的值 | 第42页 |
| ·适合NAND Flash的RS码差错控制算法设计 | 第42-43页 |
| ·RS码纠错能力的验证 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第六章 NAND Flash差错控制算法的优化 | 第46-58页 |
| ·错误模型的建立 | 第46-48页 |
| ·普通随机错误模型 | 第46-47页 |
| ·多位元数据翻转错误模型 | 第47页 |
| ·页错误模型 | 第47-48页 |
| ·RS码在多位元数据翻转错误模型中的优化设计 | 第48-49页 |
| ·二进制BCH码在页错误模型中的优化设计 | 第49-51页 |
| ·擦写测试平台的建立 | 第51-53页 |
| ·测试结果分析与讨论 | 第53-57页 |
| ·嵌入BCH码ECC的NAND Flash产品的擦写测试 | 第53-54页 |
| ·多位元数据翻转错误模型的RS码优化方案测试 | 第54-55页 |
| ·页错误模型的二进制BCH码优化方案测试 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 总结与展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 攻读硕士学位期间发表的学术论文 | 第63-65页 |
| 致谢 | 第65页 |
