基于FPGA的AFDX端系统设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-11页 |
| ·本文工作及论文组织 | 第11-13页 |
| 第二章 AFDX系统关键技术 | 第13-23页 |
| ·AFDX系统的组成 | 第13-14页 |
| ·AFDX系统的优点 | 第14-16页 |
| ·虚拟链路 | 第16-17页 |
| ·帧格式 | 第17-19页 |
| ·端系统 | 第19-21页 |
| ·虚拟链路管理 | 第19-20页 |
| ·抖动 | 第20-21页 |
| ·端系统容量 | 第21页 |
| ·本章小结 | 第21-23页 |
| 第三章 硬件平台设计 | 第23-28页 |
| ·FPGA选型 | 第23-25页 |
| ·AFDX端系统硬件组成 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第四章 IP核设计 | 第28-48页 |
| ·IP核整体结构 | 第28-29页 |
| ·虚拟链路配置管理器 | 第29-32页 |
| ·发送模块 | 第32-40页 |
| ·帧管理器 | 第34-37页 |
| ·流量调整器 | 第37-40页 |
| ·接收模块 | 第40-47页 |
| ·完整性检查器 | 第41-44页 |
| ·冗余管理器 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第五章 调度算法 | 第48-57页 |
| ·加权公平队列算法 | 第48-52页 |
| ·用于AFDX端系统的加权公平队列算法 | 第52-53页 |
| ·算法比较 | 第53-56页 |
| ·BAG比较 | 第54-55页 |
| ·Jitter_(MAX)比较 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 IP核功能仿真验证 | 第57-62页 |
| ·虚拟链路配置管理器验证 | 第57-59页 |
| ·发送模块验证 | 第59-60页 |
| ·接收模块验证 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第七章 结论与展望 | 第62-65页 |
| ·研究工作总结 | 第62页 |
| ·进一步工作 | 第62-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-71页 |
| 攻读学位期间的研究项目和成果 | 第71页 |
