高清电子内窥镜视频处理系统FPGA设计
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第7-10页 |
| 1 绪论 | 第10-24页 |
| ·课题的意义 | 第10-11页 |
| ·课题背景概述 | 第11-22页 |
| ·电子内窥镜的发展与现状 | 第11-14页 |
| ·FPGA技术概述 | 第14-17页 |
| ·PCI-Express总线技术概述 | 第17-20页 |
| ·视频接口标准简介 | 第20-22页 |
| ·课题研究内容 | 第22-24页 |
| ·论文的主要工作 | 第22-23页 |
| ·论文的章节结构 | 第23-24页 |
| 2 系统总体架构研究 | 第24-32页 |
| ·视频处理系统总体架构 | 第24-26页 |
| ·FPGA需求分析 | 第26-27页 |
| ·FPGA总体设计方案 | 第27-31页 |
| ·FPGA架构框图 | 第27-28页 |
| ·FPGA的选择 | 第28-29页 |
| ·视频数据缓存空间规划 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 3 FPGA设计与实现 | 第32-60页 |
| ·视频输入输出模块 | 第32-39页 |
| ·RX_IO模块设计与实现 | 第34-35页 |
| ·DESCRAMBLER模块设计与实现 | 第35页 |
| ·SMPTE274_EXTRACT模块设计与实现 | 第35-37页 |
| ·SMPTE274_INSERT模块设计与实现 | 第37页 |
| ·TX_DATA_PATH模块设计与实现 | 第37-38页 |
| ·TX_IO模块设计与实现 | 第38-39页 |
| ·PCIe控制器模块 | 第39-47页 |
| ·PCIe IP Core | 第40-42页 |
| ·PCIE_APP模块设计与实现 | 第42-47页 |
| ·DDR控制器模块 | 第47-57页 |
| ·DDR3 IP Core | 第50-52页 |
| ·DDR3_CTRL模块设计与实现 | 第52-56页 |
| ·VIN_IF和VOUT_IF模块设计与实现 | 第56-57页 |
| ·时钟模块 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 4 FPGA仿真与测试 | 第60-70页 |
| ·FPGA仿真工具 | 第60页 |
| ·视频输入输出模块仿真与测试 | 第60-63页 |
| ·逻辑功能仿真 | 第61页 |
| ·数据回环测试 | 第61-62页 |
| ·视频回环测试 | 第62-63页 |
| ·PCIe控制器模块测试 | 第63-64页 |
| ·数据回环测试 | 第63-64页 |
| ·传输带宽测试 | 第64页 |
| ·DDR控制器模块仿真与测试 | 第64-67页 |
| ·逻辑功能仿真 | 第65-66页 |
| ·DDR3存储器读写带宽测试 | 第66-67页 |
| ·数据回环测试 | 第67页 |
| ·系统整体功能测试 | 第67-69页 |
| ·资源占用 | 第69页 |
| ·本章小结 | 第69-70页 |
| 5 总结与展望 | 第70-72页 |
| ·总结 | 第70-71页 |
| ·展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者简历 | 第75页 |
