HEVC帧内预测模块硬件设计研究
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-10页 |
| 图目录 | 第10-12页 |
| 表目录 | 第12-13页 |
| 1 绪论 | 第13-23页 |
| ·视频编码技术简介 | 第13-14页 |
| ·视频编码标准简介 | 第14-18页 |
| ·视频编解码器平台 | 第18-22页 |
| ·通用处理器实现方案 | 第18-19页 |
| ·硬件加速器实现方案 | 第19-22页 |
| ·本文的主要内容及安排 | 第22-23页 |
| 2 HEVC帧内预测技术剖析 | 第23-37页 |
| ·编码单元四叉树划分结构 | 第23-25页 |
| ·HEVC帧内预测参考像素填充 | 第25页 |
| ·HEVC帧内预测前/后滤波 | 第25-27页 |
| ·帧内预测前滤波 | 第26页 |
| ·帧内预测后滤波 | 第26-27页 |
| ·HEVC35种帧内预测模式 | 第27-31页 |
| ·角度模式 | 第28-29页 |
| ·DC模式 | 第29-30页 |
| ·Planar模式 | 第30-31页 |
| ·HEVC帧内预测复杂度分析 | 第31-32页 |
| ·帧内预测的多层划分和多模式选择 | 第31页 |
| ·帧内预测算法多样 | 第31-32页 |
| ·HEVC帧内预测特性 | 第32-36页 |
| ·对称性 | 第32-33页 |
| ·参考点平移性 | 第33-35页 |
| ·角度模式插值系数特性 | 第35页 |
| ·预测值共享 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 3 HEVC帧内模式选择模块硬件设计 | 第37-64页 |
| ·国内外研究现状 | 第37-38页 |
| ·模块整体结构 | 第38-39页 |
| ·高度并行数据通路 | 第39-43页 |
| ·数据通路整体结构 | 第39-40页 |
| ·基本处理单元 | 第40-42页 |
| ·无乘法器计算单元 | 第42-43页 |
| ·模块预测流程 | 第43-47页 |
| ·自底向上的预测块大小遍历 | 第44-45页 |
| ·预测块处理顺序 | 第45-46页 |
| ·预测模式遍历 | 第46-47页 |
| ·控制器模块设计 | 第47-48页 |
| ·优化的存储电路 | 第48-54页 |
| ·分级存储电路结构 | 第49-50页 |
| ·只读存储器存储结构设计 | 第50-52页 |
| ·寄存器阵列存储结构设计 | 第52-54页 |
| ·双蛇形预测子块处理顺序 | 第54-59页 |
| ·参考像素数据准备瓶颈 | 第54-55页 |
| ·增量参考点加载与蛇形三层嵌套处理顺序 | 第55-57页 |
| ·可双向流动环状参考点寄存器 | 第57-59页 |
| ·编码单元级代价累加电路 | 第59-62页 |
| ·设计实现结果 | 第62-63页 |
| ·模块仿真验证结果 | 第62页 |
| ·模块综合结果 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 4 HEVC帧内预测模块硬件设计 | 第64-78页 |
| ·国内外研究现状 | 第64-65页 |
| ·模块设计目标 | 第65-68页 |
| ·不同大小预测块编码环路时钟节拍分析 | 第66-67页 |
| ·图像级时钟节拍分析 | 第67-68页 |
| ·帧内预测数据通路设计 | 第68-71页 |
| ·帧内预测片上存储设计 | 第71-75页 |
| ·模块间存储结构设计 | 第71-72页 |
| ·参考像素存储设计 | 第72-74页 |
| ·参考像素寄存器精简 | 第74-75页 |
| ·色彩分量交织的帧内预测环路处理顺序 | 第75-77页 |
| ·设计实现结果 | 第77页 |
| ·模块仿真验证结果 | 第77页 |
| ·模块综合结果 | 第77页 |
| ·本章小结 | 第77-78页 |
| 5 总结与展望 | 第78-80页 |
| 参考文献 | 第80-85页 |
| 作者在攻读硕士学位期间的科研成果与科研工作 | 第85页 |
| 1、已录用论文 | 第85页 |
| 2、参加的科研工作 | 第85页 |
