基于FPGA的多片NAND FLASH并行存储控制器的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第1章 绪论 | 第13-21页 |
| ·研究背景 | 第13-14页 |
| ·FLASH简介 | 第14-17页 |
| ·两种架构的技术特点 | 第14-16页 |
| ·NAND FLASH的分类 | 第16-17页 |
| ·NAND FLASH发展前景 | 第17-18页 |
| ·SSD应用介绍 | 第18-19页 |
| ·本文研究内容和意义 | 第19-20页 |
| ·论文的组织结构 | 第20-21页 |
| 第2章 NAND FLASH存储结构和接口时序 | 第21-33页 |
| ·NAND FLASH存储结构 | 第21-23页 |
| ·NAND FLASH接口定义 | 第23-25页 |
| ·NAND FLASH操作时序介绍 | 第25-32页 |
| ·块擦除操作 | 第28页 |
| ·读页操作 | 第28-29页 |
| ·写页操作 | 第29-30页 |
| ·读状态操作 | 第30-31页 |
| ·读ID操作 | 第31页 |
| ·复位操作 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 控制器控制逻辑设计 | 第33-42页 |
| ·控制器设计总体框架 | 第33-36页 |
| ·寄存器组和BUFFER实现 | 第36-38页 |
| ·SRAM接口控制逻辑 | 第38-40页 |
| ·主状态机控制逻辑 | 第40-42页 |
| 第4章 接口时序产生模块和命令实现模块设计 | 第42-59页 |
| ·NAND FLASH接口时序产生模块 | 第42-50页 |
| ·w_NAND_COMMAND子模块 | 第44-45页 |
| ·w_NAND_ADDRESS子模块 | 第45-46页 |
| ·W_NAND_DATA子模块 | 第46-47页 |
| ·R_NAND_BYTEDATA子模块 | 第47-48页 |
| ·R_NAND_PAGEDATA子模块 | 第48-49页 |
| ·本节小结 | 第49-50页 |
| ·NAND FLASH命令实现模块 | 第50-59页 |
| ·块擦除命令执行模块 | 第51-52页 |
| ·读页命令执行模块 | 第52-54页 |
| ·写页命令执行模块 | 第54-55页 |
| ·读ID命令执行模块 | 第55-56页 |
| ·读状态命令执行模块 | 第56-57页 |
| ·复位命令执行模块 | 第57-58页 |
| ·本节小结 | 第58-59页 |
| 第5章 ECC校验模块 | 第59-63页 |
| 第6章 控制器设计与实现的验证 | 第63-77页 |
| ·功能仿真 | 第64-68页 |
| ·FPGA板级验证 | 第68-75页 |
| ·处理器控制执行读状态操作 | 第70-71页 |
| ·处理器控制执行块擦除操作 | 第71-72页 |
| ·处理器控制执行页读取操作 | 第72-73页 |
| ·处理器控制执行页编程操作 | 第73页 |
| ·处理器控制执行读ID操作 | 第73-74页 |
| ·处理器控制执行复位操作 | 第74-75页 |
| ·FPGA验证以及结果分析 | 第75-77页 |
| 第7章 总结与展望 | 第77-79页 |
| ·工作总结 | 第77-78页 |
| ·工作展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-83页 |
| 学位论文评阅及答辩情况表 | 第83页 |
