新型DDR SDRAM存储器架构（SDDR）的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-20页 |
| ·研究背景 | 第10-11页 |
| ·SDRAM简介 | 第11-12页 |
| ·DDR存储器原理 | 第12-15页 |
| ·DDR控制器原理 | 第15-16页 |
| ·以太网帧格式 | 第16-17页 |
| ·工具及软件介绍 | 第17-18页 |
| ·论文完成的工作 | 第18-20页 |
| 第二章 SDDR设计方案 | 第20-26页 |
| ·DDR结构 | 第20-21页 |
| ·SDDR结构设计 | 第21-22页 |
| ·SDDR控制器结构 | 第22-23页 |
| ·SDDR存储器结构 | 第23-24页 |
| ·本章小结 | 第24-26页 |
| 第三章 DDR SDRAM控制器的设计与实现 | 第26-40页 |
| ·时钟控制模块 | 第26-27页 |
| ·顶层控制模块 | 第27-31页 |
| ·控制接口模块 | 第31-32页 |
| ·命令模块 | 第32-34页 |
| ·数据通道模块 | 第34-35页 |
| ·DDR SDRAM控制器仿真结果 | 第35-38页 |
| ·本章小结 | 第38-40页 |
| 第四章 单向串行只写总线 | 第40-48页 |
| ·OWOSB | 第40-41页 |
| ·定义串行数据帧格式 | 第41页 |
| ·设计仲裁模块 | 第41-44页 |
| ·测试数据串行传输 | 第44-46页 |
| ·本章小结 | 第46-48页 |
| 第五章 SDDR设计实现 | 第48-66页 |
| ·设计控制接口 | 第48-60页 |
| ·接收缓存模块 | 第48-49页 |
| ·接收模块 | 第49-53页 |
| ·测试接收模块 | 第53-54页 |
| ·发送模块 | 第54-55页 |
| ·测试发送模块 | 第55-56页 |
| ·发送模块校验 | 第56-59页 |
| ·转换模块 | 第59-60页 |
| ·SDDR控制器 | 第60页 |
| ·功能扩展 | 第60-61页 |
| ·SDDR仿真测试 | 第61-64页 |
| ·本章小结 | 第64-66页 |
| 第六章 SDDR SDRAM的板级验证 | 第66-78页 |
| ·总体设计方案 | 第67-68页 |
| ·FPGA模块 | 第68-70页 |
| ·存储器模块 | 第70-72页 |
| ·DDR存储器 | 第70-71页 |
| ·Serial Flash存储器 | 第71-72页 |
| ·电源模块 | 第72-73页 |
| ·网络接口模块 | 第73-74页 |
| ·串口模块 | 第74-75页 |
| ·本章小结 | 第75-78页 |
| 第七章 调试各功能模块 | 第78-84页 |
| ·调试电源模块 | 第79页 |
| ·测试DDR存储器模块 | 第79-80页 |
| ·测试网络接口模块 | 第80-81页 |
| ·测试串口模块 | 第81页 |
| ·测试SDDR SDRAM验证平台 | 第81-83页 |
| ·本章小结 | 第83-84页 |
| 第八章 总结与展望 | 第84-86页 |
| 参考文献 | 第86-88页 |
| 致谢 | 第88-90页 |
| 攻读研究生期间发表过的论文 | 第90页 |
