QPSK中频全数字解调器的设计与FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·研究背景 | 第7页 |
| ·数字调制解调技术的发展现状 | 第7-9页 |
| ·本文的主要工作与内容安排 | 第9-11页 |
| 2 QPSK全数字调制解调原理 | 第11-27页 |
| ·QPSK调制原理与调制信号产生 | 第11-13页 |
| ·QPSK调制原理 | 第11-12页 |
| ·QPSK调制信号产生 | 第12-13页 |
| ·QPSK中频全数字解调原理 | 第13-26页 |
| ·QPSK中频全数字解调组成 | 第13-15页 |
| ·数字下变频 | 第15-16页 |
| ·基于FFT的载波大频偏校正原理 | 第16-17页 |
| ·载波同步原理 | 第17-21页 |
| ·位同步原理 | 第21-25页 |
| ·中频全数字解调器系统级联仿真 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 3. QPSK全数字解调核心模块FPGA实现 | 第27-43页 |
| ·FPGA的开发流程 | 第27-29页 |
| ·数字下变频 | 第29-34页 |
| ·数控振荡器 | 第29-31页 |
| ·低通滤波器 | 第31-33页 |
| ·匹配滤波器 | 第33-34页 |
| ·载波同步 | 第34-38页 |
| ·数字鉴相器 | 第35-36页 |
| ·环路滤波器 | 第36-37页 |
| ·载波环仿真与测试 | 第37-38页 |
| ·位同步 | 第38-42页 |
| ·线性插值滤波器 | 第38-39页 |
| ·位同步误差检测 | 第39-40页 |
| ·控制器NCO | 第40-41页 |
| ·位同步测试 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 数字解调器中的Nios Ⅱ处理器系统的设计 | 第43-55页 |
| ·Nios Ⅱ软核SOPC系统及组件 | 第43-46页 |
| ·Nios Ⅱ处理器系统的典型结构 | 第43-44页 |
| ·Nios Ⅱ处理器 | 第44页 |
| ·Avalon总线 | 第44-45页 |
| ·外围设备 | 第45-46页 |
| ·NioⅡ处理器系统设计 | 第46-54页 |
| ·Nios Ⅱ处理器系统的组成 | 第46-51页 |
| ·Nios Ⅱ处理器系统软件设计 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 5. QPSK中频全数字解调器性能测试 | 第55-60页 |
| ·硬件平台 | 第55-57页 |
| ·相关指标测试 | 第57-59页 |
| ·载波捕获带宽和同步带测试 | 第57-59页 |
| ·误码率测试 | 第59页 |
| ·本章小结 | 第59-60页 |
| 6. 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
