基于CPLD的高精度激光测长仪的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-12页 |
| ·引言 | 第7页 |
| ·课题的工程背景及研究意义 | 第7页 |
| ·激光测距技术国内外研究现状 | 第7-11页 |
| ·国外激光测距技术研究现状 | 第7-8页 |
| ·国内激光测距技术研究现状 | 第8-11页 |
| ·论文安排 | 第11-12页 |
| 2 激光测长系统理论基础 | 第12-17页 |
| ·激光测长方式选择 | 第12-14页 |
| ·脉冲测距技术 | 第12页 |
| ·干涉测距技术 | 第12-13页 |
| ·相位测距技术 | 第13页 |
| ·常用激光测距技术比较 | 第13-14页 |
| ·相位式激光测长原理 | 第14-17页 |
| 3 激光测长仪方案设计 | 第17-23页 |
| ·测长仪主要性能指标 | 第17页 |
| ·测长仪硬件组成 | 第17-18页 |
| ·测尺及测尺频率确定 | 第18-20页 |
| ·测尺频率方式的选择 | 第18-19页 |
| ·测尺频率计算 | 第19-20页 |
| ·相位检测技术 | 第20-23页 |
| ·测相前的混频 | 第20-21页 |
| ·鉴相器的选择 | 第21-23页 |
| 4 激光发射与接收电路设计 | 第23-27页 |
| ·激光发射电路 | 第23-24页 |
| ·回波接收电路 | 第24页 |
| ·混频与中频滤波放大电路 | 第24-26页 |
| ·整形电路设计 | 第26-27页 |
| 5 数字鉴相部分软硬件设计 | 第27-35页 |
| ·数字鉴相器硬件平台 | 第27-28页 |
| ·可编程器件选择 | 第27-28页 |
| ·鉴相器硬件组成 | 第28页 |
| ·数字鉴相器软件设计 | 第28-32页 |
| ·分频器软件设计 | 第29页 |
| ·鉴相器软件设计 | 第29-32页 |
| ·CPLD部分顶层原理图 | 第32-35页 |
| 6 人机界面软硬件设计与实现 | 第35-49页 |
| ·人机界面总体方案设计 | 第35页 |
| ·STC89C52处理器简介 | 第35-37页 |
| ·测尺选择与鉴相结果读取部分软硬件设计 | 第37-39页 |
| ·测尺选择电路设计与软件实现 | 第37-38页 |
| ·鉴相结果读取部分软件实现 | 第38-39页 |
| ·显示器件选型与软硬件实现 | 第39-44页 |
| ·显示器件选型 | 第39-42页 |
| ·LCD与单片机接口设计及软件实现 | 第42-44页 |
| ·键盘模块电路设计与软件实现 | 第44-46页 |
| ·数据存储部分设计与实现 | 第46-47页 |
| ·串行通信设计 | 第47-48页 |
| ·综合调试及结果 | 第48页 |
| ·设计不足及扩展功能设想 | 第48-49页 |
| 7 结论 | 第49-50页 |
| 致谢 | 第50-51页 |
| 参考文献 | 第51-53页 |
