| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题研究的目的和意义 | 第10页 |
| ·国内外成像系统技术的研究现状及分析 | 第10-13页 |
| ·数字信号处理技术的发展 | 第11页 |
| ·国内外数字成像系统的研究现状 | 第11-13页 |
| ·论文的结构 | 第13-15页 |
| 第2章 硬件系统设计 | 第15-28页 |
| ·数字成像设备的基本结构 | 第15-16页 |
| ·图像采集单元 | 第16-19页 |
| ·CYII5FM1300A 性能介绍 | 第16-17页 |
| ·图像传感器 CYII5FM1300A 的寄存器设置 | 第17-19页 |
| ·CMOS图像传感器的原理设计图 | 第19页 |
| ·中央处理单元DSP | 第19-21页 |
| ·FPGA控制单元 | 第21页 |
| ·FPGA配置芯片 | 第21-22页 |
| ·数据缓冲芯片FIFO | 第22-24页 |
| ·程序存储芯片FLASH | 第24页 |
| ·串行通信芯片(UART) | 第24-26页 |
| ·电源管理芯片 | 第26-27页 |
| ·系统实物图 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第3章 系统软件设计 | 第28-45页 |
| ·DSP软件设计 | 第28-34页 |
| ·DSP系统初始化 | 第29-30页 |
| ·CMOS 图像传感器初始化程序 | 第30-31页 |
| ·I~2C总线的软件实现程序 | 第31-33页 |
| ·中断程序 | 第33-34页 |
| ·FPGA软件设计 | 第34-37页 |
| ·地址译码和片选 | 第34页 |
| ·图像数据8 位并16 位转换程序 | 第34-35页 |
| ·CMOS图像传感器控制时序产生 | 第35-36页 |
| ·三分频模块 | 第36-37页 |
| ·DSP自启动设计Boot Loader | 第37-44页 |
| ·Boot Loader模式 | 第38-39页 |
| ·8-bit 并口自启动设计 | 第39-41页 |
| ·生成可载入的DSP程序二进制文件 | 第41-44页 |
| ·本章小结 | 第44-45页 |
| 第4章 图像处理算法实现 | 第45-54页 |
| ·图像质量评价 | 第45-47页 |
| ·图像处理算法 | 第47-51页 |
| ·直方图均衡化 | 第47-49页 |
| ·拉普拉斯算子 | 第49-51页 |
| ·图像处理结果分析 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 系统可靠性设计及系统优化 | 第54-63页 |
| ·系统可靠性设计 | 第54-56页 |
| ·芯片可靠性计算 | 第54-56页 |
| ·高速PCB板的优化布线 | 第56页 |
| ·软件优化 | 第56-59页 |
| ·DMA机制 | 第57页 |
| ·C语言和汇编语言混合编程 | 第57-59页 |
| ·硬件优化 | 第59-62页 |
| ·格雷码计数器 | 第59-61页 |
| ·异步FIFO程序设计 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 附录 格雷码计数器RTL仿真图 | 第68-70页 |
| 致谢 | 第70页 |