| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题背景及来源 | 第9-10页 |
| ·中频数字化接收机概述 | 第10-11页 |
| ·基于FPGA+DSP的雷达信号处理和控制系统概述 | 第11-12页 |
| ·CAN总线的研究意义 | 第12-13页 |
| ·论文结构和主要内容 | 第13-14页 |
| 第2章 雷达中频接收机和控制器的相关理论 | 第14-26页 |
| ·引言 | 第14页 |
| ·数字化正交接收机理论 | 第14-20页 |
| ·带通均匀欠采样理论 | 第15-16页 |
| ·基于多相滤波的直接数字正交技术 | 第16-18页 |
| ·基于多相滤波的欠采样中频正交性能分析 | 第18-20页 |
| ·基于FPGA滤波器的设计 | 第20-22页 |
| ·直接乘累加滤波器设计方法 | 第20-21页 |
| ·基于分布式算法的滤波器设计 | 第21-22页 |
| ·CAN总线概述 | 第22-24页 |
| ·CAN总线中位定时的设定方法 | 第24-26页 |
| 第3章 雷达信号处理及控制系统硬件结构及开发方法 | 第26-34页 |
| ·雷达中频接收硬件结构与开发原理 | 第26-29页 |
| ·雷达中频接收的硬件结构 | 第26页 |
| ·TigerSHARC T5101 简介 | 第26-27页 |
| ·中频采样AD器件 | 第27-28页 |
| ·DSP程序加载方式 | 第28-29页 |
| ·雷达信号控制板结构及开发原理 | 第29-34页 |
| ·控制板设计总体介绍 | 第29-30页 |
| ·Virtex-Ⅱ系列FPGA简介 | 第30页 |
| ·FPGA开发过程 | 第30-31页 |
| ·FPGA配置及程序加载方式 | 第31-32页 |
| ·基于SJA1000CAN节点的设计 | 第32-34页 |
| 第4章 雷达数字化正交接收机的研制 | 第34-50页 |
| ·引言 | 第34页 |
| ·基于FPGA单路雷达中频接收 | 第34-41页 |
| ·AD采样和 I,Q 数据抽取模块 | 第35-36页 |
| ·FPGA基于分布式算法IP核的测试与应用 | 第36-37页 |
| ·基于FPGA的32 位定点浮点转化模块 | 第37-39页 |
| ·单路中频接收性能的测试 | 第39-41页 |
| ·三路雷达中频数据采集系统 | 第41-45页 |
| ·系统时钟模块设计 | 第42-43页 |
| ·DSP可寻址的FPGA寄存器模块设计 | 第43-44页 |
| ·三路接收时序调整模块 | 第44-45页 |
| ·FPGA和DSP通讯机制和模块设计 | 第45-48页 |
| ·FPGA设计 | 第45-46页 |
| ·DSP程序设计 | 第46-47页 |
| ·Matlab在FPGA和DSP设计中的应用 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第5章 雷达CAN总线系统节点及控制器设计 | 第50-61页 |
| ·引言 | 第50页 |
| ·CAN结点的设计 | 第50-51页 |
| ·基于FPGA非多路复用与多路复用总线转换桥的设计 | 第51-54页 |
| ·时序分析及任务要求 | 第51-52页 |
| ·FPGA转化桥的工程设计 | 第52-53页 |
| ·转化桥的仿真与硬件调试 | 第53-54页 |
| ·CAN结点的软件设计 | 第54-56页 |
| ·雷达控制系统设计思想 | 第56-59页 |
| ·基于link口的信号传输方法 | 第56-57页 |
| ·DSP伺服程序的设计 | 第57-58页 |
| ·基于DSP+FPGA的雷达控制器的设计 | 第58页 |
| ·基于PC机的雷达测试主控系统设计思想 | 第58-59页 |
| ·本章小结 | 第59-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 哈尔滨工业大学硕士学位论文原创性声明 | 第65页 |
| 哈尔滨工业大学硕士学位论文使用授权书 | 第65页 |
| 哈尔滨工业大学硕士学位涉密论文管理 | 第65-66页 |
| 致谢 | 第66-67页 |
| 个人简历 | 第67页 |