| 目录 | 第1-6页 |
| 一 、绪论 | 第6-8页 |
| 二 、RS译码器的理论基础 | 第8-11页 |
| 2．1 RS译码的数学基础 | 第8-9页 |
| 2．2 RS译码的基本原理和算法 | 第9-11页 |
| 三 、RS（256,252）译码器硬件电路设计 | 第11-27页 |
| 3．1 RS（256,252）译码器的技术指标 | 第11页 |
| 3．2 译码过程和硬件电路示意图 | 第11-12页 |
| 3．3 时钟信号和控制信号的处理 | 第12-13页 |
| 3．4 乘法器的设计 | 第13-14页 |
| 3．5 除法器的设计 | 第14-19页 |
| 3．6 伴随式的计算 | 第19-21页 |
| 3．7 输入数据的存储 | 第21-23页 |
| 3．8 关键方程的求解 | 第23-27页 |
| 3．8．1 单个字节错误时的方程求解 | 第22-23页 |
| 3．8．2 两个字节错误时的方程求解 | 第23-25页 |
| 3．8．3 多于两个错误字节时的状态判断 | 第25-27页 |
| 四 、译码器的实现 | 第27-30页 |
| 五 、功能测试 | 第30-41页 |
| 六 、结论 | 第41-42页 |
| 致谢 | 第42-43页 |
| 参考文献 | 第43-44页 |
| 附注: | 第44-76页 |
| 译码器从伴随式进行译码判断的VHDL源代码 | 第44-48页 |
| 求关键方程偶数解的VHDL源代码 | 第48-54页 |
| 输出判断的VHDL源代码 | 第54-63页 |
| 纠错模块VHDL源代码 | 第63-65页 |
| 表一:域元素的字节表示 | 第65-70页 |
| 表二:关键方程的求解数据对应表 | 第70-74页 |
| 附图1:功能测试原理图: 错误!未定义书签? | 第74-75页 |
| 附图2:译码器原理图 错误!未定义书签? | 第75-76页 |
| 附图3:存储模块RAM分布原理图 错误!未定义书签? | 第76-77页 |
| 附图4:时钟?控制信号和输入输出数据关系图 错误!未定义书签? | 第77-76页 |