| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-15页 |
| ·研究的背景与意义 | 第10-11页 |
| ·关键研究技术和设计目标 | 第11-14页 |
| ·嵌入式处理器的意义 | 第12页 |
| ·串行通信现状 | 第12-13页 |
| ·以太网通讯技术的发展 | 第13-14页 |
| ·课题设计目标 | 第14页 |
| ·课题研究工作和论文安排 | 第14-15页 |
| 2 FS-DCS系统I/O通讯模块描述与设计要求 | 第15-22页 |
| ·I/O通讯模块的设计要求和重点 | 第15-16页 |
| ·I/O通讯模块总体设计概述 | 第16-17页 |
| ·硬件设计概述 | 第16页 |
| ·软件设计概述 | 第16-17页 |
| ·MCU的选择和设计 | 第17-21页 |
| ·MCU的选择依据 | 第17-18页 |
| ·LPC2131-ARM7处理器及外围设计 | 第18-21页 |
| 本章小结 | 第21-22页 |
| 3 多路串行通信的研究与设计 | 第22-30页 |
| ·串行通信技术 | 第22-23页 |
| ·目前多路串行通信的主要方法 | 第23页 |
| ·新型多路串行通信设计方案的提出 | 第23-29页 |
| ·通讯接口总线的选择 | 第23-25页 |
| ·技术方案 | 第25-29页 |
| 本章小结 | 第29-30页 |
| 4 串口通信协议的研究与设计 | 第30-36页 |
| ·串口通信的数据帧结构 | 第30页 |
| ·串口通信中的帧同步方法 | 第30-32页 |
| ·串口通信帧同步协议设计 | 第32-35页 |
| ·串口通信帧定义 | 第32-34页 |
| ·有限状态机同步帧读取数据设计 | 第34-35页 |
| 本章小结 | 第35-36页 |
| 5 基于FS-DCS系统I/O通讯模块的总体设计 | 第36-69页 |
| ·I/O网络通信硬件设计 | 第36-46页 |
| ·多路串口通信硬件设计 | 第36-38页 |
| ·以太网通信硬件设计 | 第38-42页 |
| ·I~2C总线接口的设计 | 第42-43页 |
| ·LPC2131/LPC2212的I~2C总线接口 | 第42-43页 |
| ·系统I~2C总线配置 | 第43页 |
| ·系统电源的设计 | 第43-46页 |
| ·I/O网络通信模块软件设计 | 第46-67页 |
| ·ARM芯片启动代码及流程 | 第46-49页 |
| ·LPC2131数据缓冲区定义 | 第49-51页 |
| ·LPC2131主函数及子函数 | 第51-58页 |
| ·主I~2C与从I~2C通讯程序实现 | 第58-64页 |
| ·从I~2C程序实现 | 第58-64页 |
| ·主I~2C程序实现 | 第64页 |
| ·串口与以太网口之间数据协议帧转化的软件实现 | 第64-67页 |
| ·多路串口帧封装为以太网帧 | 第65页 |
| ·以太网帧解析为多路串口帧 | 第65-67页 |
| 本章小结 | 第67-69页 |
| 6 系统测试 | 第69-74页 |
| ·联机仿真调试 | 第69页 |
| ·F8-DCS系统搭建测试 | 第69-72页 |
| ·F8-DCS系统现场试验 | 第72-74页 |
| 7 结论与展望 | 第74-75页 |
| ·结论 | 第74页 |
| ·展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 作者简历 | 第77-79页 |
| 论文数据集 | 第79页 |