带ASI接口的DES数据加密器与信道外编码
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·密码系统的概念 | 第10-11页 |
| ·密码体制的分类 | 第11-12页 |
| ·课题来源及所做的工作 | 第12-15页 |
| ·课题来源 | 第12-13页 |
| ·国内外研究动态与发展 | 第13-14页 |
| ·作者的主要工作 | 第14-15页 |
| 第二章 DES加密算法原理 | 第15-27页 |
| ·DES算法描述 | 第15-18页 |
| ·DES算法运算的各阶段 | 第18-27页 |
| ·初始置换IP以及末置换IP~(-1) | 第18-19页 |
| ·16次迭代变换 | 第19-24页 |
| ·DES算法子密钥的生成 | 第24-27页 |
| 第三章 DES算法的FPGA设计 | 第27-54页 |
| ·FPGA设计技术 | 第27-33页 |
| ·FPGA简介与设计流程 | 第27-28页 |
| ·Verilog HDL | 第28-30页 |
| ·嵌入式逻辑分析仪Signa Ⅰ Tap Ⅱ | 第30-32页 |
| ·CYCLONE系列器件概述 | 第32-33页 |
| ·FPGA器件EP1C6T14408的设计 | 第33-37页 |
| ·电源 | 第33-34页 |
| ·时钟 | 第34-36页 |
| ·配置 | 第36-37页 |
| ·DES加密器的FPGA设计 | 第37-44页 |
| ·需加密数据包的结构 | 第37-39页 |
| ·DES加密器的FPGA设计 | 第39-44页 |
| ·数据分割 | 第40-41页 |
| ·DES加密模块 | 第41-43页 |
| ·数据合并 | 第43-44页 |
| ·UART接口的设计 | 第44-54页 |
| ·异步串行接口 | 第44-49页 |
| ·电平转换芯片MAX232与单片机ATMEGA8 | 第44-46页 |
| ·异步串行接口的设计 | 第46-49页 |
| ·应用EEPROM | 第49-52页 |
| ·单片机与RS232、FPGA的接口程序设计 | 第52-54页 |
| 第四章 ASI接口的设计 | 第54-73页 |
| ·ASI接口介绍 | 第54-55页 |
| ·8B/10B编码 | 第55-58页 |
| ·8/10B编码简介 | 第55-56页 |
| ·8/10B编码方案 | 第56-58页 |
| ·ASI接口的设计 | 第58-69页 |
| ·ASI接口接收部分的设计 | 第58-66页 |
| ·CY7B933接收器的功能 | 第58-60页 |
| ·CY7B933接收器的主要引脚功能 | 第60-61页 |
| ·ASI接收部分的软硬件设计 | 第61-66页 |
| ·ASI接口发送部分的设计 | 第66-69页 |
| ·CY7B923发送器的结构 | 第66页 |
| ·CY7B923的主要引脚功能 | 第66-67页 |
| ·CY7B923发送器的主要功能 | 第67-68页 |
| ·ASI发送部分的软硬件设计 | 第68-69页 |
| ·DES加密器的验证 | 第69-73页 |
| 第五章 信道编码 | 第73-91页 |
| ·RS编码 | 第73-83页 |
| ·代数基本理论 | 第73-75页 |
| ·群 | 第73-74页 |
| ·域 | 第74-75页 |
| ·编码基本理论 | 第75-80页 |
| ·线性分组码 | 第75-76页 |
| ·循环码 | 第76-78页 |
| ·BCH码 | 第78-79页 |
| ·Reed-Solomon码 | 第79-80页 |
| ·RS(204,188)编码 | 第80-83页 |
| ·交织器的设计 | 第83-88页 |
| ·交织的基本原理 | 第83-85页 |
| ·交织器的具体实现 | 第85-88页 |
| ·能量分散 | 第88-91页 |
| 第六章 结论 | 第91-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-96页 |
| 附录 | 第96-100页 |
| 附录1 DES加密器原理图 | 第96-97页 |
| 附录2 DES加密器PCB图 | 第97-98页 |
| 附录3 DES加密器实物图 | 第98-99页 |
| 附录4 移动通信系统终端实物及调试环境 | 第99-100页 |
| 在学期间的研究成果 | 第100页 |
