H.264/AVC解码SOC芯片设计
| 摘要 | 第1-8页 |
| ABSTRACT | 第8-11页 |
| 第1章 引言 | 第11-23页 |
| ·概述 | 第11页 |
| ·数字视频编解码技术的研究背景 | 第11-13页 |
| ·视频编码标准的发展 | 第13-16页 |
| ·MPEG系列视频编码标准 | 第13-14页 |
| ·H.26x系列视频编码标准 | 第14-16页 |
| ·视频编码标准发展的总结 | 第16页 |
| ·SOC技术的发展状况 | 第16-20页 |
| ·SOC的设计方法 | 第17-18页 |
| ·SOC的设计技术 | 第18-19页 |
| ·SOC设计存在的问题 | 第19页 |
| ·SOC的研究进展 | 第19-20页 |
| ·本文研究的目标及意义 | 第20-21页 |
| ·本文的内容和结构安排 | 第21-23页 |
| 第2章 H.264/AVC视频压缩标准的基本原理 | 第23-33页 |
| ·H.261建议的基本原理 | 第23页 |
| ·H.263建议的基本原理 | 第23-24页 |
| ·H.264标准的核心技术及其特点 | 第24-33页 |
| 第3章 H.264硬件解码器的设计 | 第33-48页 |
| ·系统功能分析及规格确定 | 第33-35页 |
| ·视频解码系统的软硬件划分 | 第35-43页 |
| ·软硬件协同设计的背景 | 第35-36页 |
| ·软硬件协同设计涉及的内容 | 第36-37页 |
| ·软硬件协同设计的系统结构 | 第37-39页 |
| ·H.264解码器的软硬件划分 | 第39-42页 |
| ·软硬件接口设计 | 第42-43页 |
| ·硬件系统架构设计 | 第43-46页 |
| ·系统功能验证平台构建 | 第46-48页 |
| 第4章 部分硬件模块的设计和实现 | 第48-71页 |
| ·CABAC硬件加速器的设计 | 第48-67页 |
| ·熵解码模块的分析 | 第48-49页 |
| ·CABAC算法简介 | 第49-57页 |
| ·CABAC硬件加速器的设计目标 | 第57-58页 |
| ·CABAC硬件结构设计 | 第58-61页 |
| ·存储系统 | 第61-62页 |
| ·状态机的设计 | 第62-63页 |
| ·流水线的设计 | 第63-64页 |
| ·码流的读取 | 第64-65页 |
| ·CABAC设计的验证平台 | 第65-66页 |
| ·CABAC硬件加速器设计的结论与比较 | 第66-67页 |
| ·PCI控制器的设计 | 第67-69页 |
| ·OSD&Display模块的设计 | 第69-71页 |
| 第5章 实验结果与建议 | 第71-72页 |
| ·实验结果 | 第71页 |
| ·对CABAC硬件加速器存在的问题的分析和建议 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第75页 |
