基于VGG模型视觉假体中图像识别算法的硬件实现
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外研究进展 | 第9-11页 |
| 1.3 论文的主要研究内容及结构 | 第11-14页 |
| 2 卷积神经网络图像分类算法 | 第14-24页 |
| 2.1 卷积神经网络概述 | 第14页 |
| 2.2 卷积神经网络的基本结构 | 第14-17页 |
| 2.2.1 卷积层 | 第15-16页 |
| 2.2.2 池化层 | 第16-17页 |
| 2.2.3 全连接层 | 第17页 |
| 2.3 卷积神经网络分类算法模型 | 第17-24页 |
| 2.3.1 LeNet-5网络模型 | 第17-18页 |
| 2.3.2 AlexNet网络模型 | 第18-19页 |
| 2.3.3 VGGNet网络模型 | 第19-21页 |
| 2.3.4 GoogLeNet网络模型 | 第21-24页 |
| 3 基于VGG模型的神经网络的优化设计 | 第24-34页 |
| 3.1 VGG模型分析 | 第24-26页 |
| 3.2 基于VGG模型的网络结构搭建及优化 | 第26-29页 |
| 3.3 优化的VGG模型测试及性能分析 | 第29-33页 |
| 3.3.1 测试数据集 | 第29-30页 |
| 3.3.2 优化的VGG模型性能分析 | 第30-33页 |
| 3.4 本章小结 | 第33-34页 |
| 4 优化的VGG模型的硬件加速器实现 | 第34-60页 |
| 4.1 加速电路的整体框架 | 第34-36页 |
| 4.2 硬件加速器的计算模式 | 第36-39页 |
| 4.3 计算模块设计 | 第39-54页 |
| 4.3.1 3×3卷积层设计 | 第39-48页 |
| 4.3.2 1×1卷积层设计 | 第48-52页 |
| 4.3.3 最大池化层设计 | 第52-53页 |
| 4.3.4 全局平均池化层设计 | 第53-54页 |
| 4.4 缓存模块设计 | 第54-55页 |
| 4.5 自定义控制指令及电路控制模块设计 | 第55-59页 |
| 4.6 本章小结 | 第59-60页 |
| 5 电路的实验验证 | 第60-64页 |
| 5.1 实验平台介绍 | 第60页 |
| 5.2 FPGA验证 | 第60-61页 |
| 5.3 性能评估 | 第61-63页 |
| 5.4 本章总结 | 第63-64页 |
| 6 总结与展望 | 第64-66页 |
| 6.1 论文工作总结 | 第64页 |
| 6.2 工作展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间的主要研究成果 | 第72页 |
