高可靠微处理器设计关键技术研究与实现
| 摘要 | 第1-15页 |
| ABSTRACT | 第15-17页 |
| 第一章 绪论 | 第17-25页 |
| ·课题研究背景 | 第17-18页 |
| ·课题研究现状 | 第18-20页 |
| ·国外微处理器可靠性设计技术研究和发展概况 | 第18-20页 |
| ·国内微处理器可靠性设计技术研究和发展概况 | 第20页 |
| ·课题研究内容 | 第20-23页 |
| ·课题研究的内容 | 第21-22页 |
| ·课题研究的难点和创新点 | 第22-23页 |
| ·论文结构 | 第23-25页 |
| 第二章 单粒子效应对微处理器的影响 | 第25-34页 |
| ·单粒子效应产生的环境 | 第25-28页 |
| ·核辐射环境 | 第25-26页 |
| ·空间环境 | 第26-27页 |
| ·大气环境 | 第27页 |
| ·地面环境 | 第27-28页 |
| ·单粒子效应的产生机理 | 第28-31页 |
| ·单粒子效应分类 | 第28-29页 |
| ·单粒子翻转机理 | 第29页 |
| ·单粒子翻转模式 | 第29-31页 |
| ·单粒子翻转对微处理器的影响 | 第31-33页 |
| ·SEU对时序电路的影响 | 第31页 |
| ·SEU对组合电路的影响 | 第31-33页 |
| ·SEU对时钟复位网络的影响 | 第33页 |
| ·小结 | 第33-34页 |
| 第三章 时空三模冗余技术 | 第34-51页 |
| ·三模冗余技术 | 第34-37页 |
| ·三模冗余技术的原理 | 第34-35页 |
| ·三模冗余技术的可靠性 | 第35-36页 |
| ·三模冗余技术的开销 | 第36-37页 |
| ·时空三模冗余技术 | 第37-39页 |
| ·传统三模冗余技术的不足 | 第37页 |
| ·时空三模冗余技术原理 | 第37-39页 |
| ·增强型时空三模冗余技术 | 第39-44页 |
| ·普通时空三模冗余导致的错误与混淆 | 第39-40页 |
| ·电路类型 | 第40-41页 |
| ·增强型时空三模冗余电路结构 | 第41-42页 |
| ·双沿触发寄存器 | 第42-43页 |
| ·带双沿触发寄存器的时空三模冗余技术 | 第43-44页 |
| ·性能评价 | 第44-50页 |
| ·面积开销的比较 | 第44-45页 |
| ·延时开销的比较 | 第45页 |
| ·容错性能的比较 | 第45-50页 |
| ·小结 | 第50-51页 |
| 第四章 基于改进汉明码的检错纠错码技术 | 第51-62页 |
| ·检错纠错码技术概述 | 第51-53页 |
| ·检错纠错码原理 | 第51-52页 |
| ·检错纠错码特点 | 第52-53页 |
| ·汉明码EDAC技术 | 第53-57页 |
| ·汉明码算法 | 第53-55页 |
| ·汉明校验纠检错能力 | 第55-57页 |
| ·改进的汉明码EDAC技术 | 第57-61页 |
| ·改进方案 | 第57-58页 |
| ·性能分析 | 第58-61页 |
| ·小结 | 第61-62页 |
| 第五章 ALU的Berger码加固技术 | 第62-73页 |
| ·背景 | 第62页 |
| ·基于Berger码的检错原理 | 第62-67页 |
| ·二进制加法的Berger码检错 | 第62-64页 |
| ·二进制减法的Berger码检错 | 第64-65页 |
| ·逻辑操作的Berger码检错 | 第65-66页 |
| ·旋转和移位操作的Berger检错 | 第66-67页 |
| ·Berger码检错的实现 | 第67-71页 |
| ·加减法的Berger码检错电路 | 第67-69页 |
| ·逻辑操作、旋转移位操作的Berger码检错电路 | 第69-71页 |
| ·Berger码检错的性能 | 第71-72页 |
| ·面积开销 | 第71页 |
| ·延时开销 | 第71页 |
| ·检错性能 | 第71-72页 |
| ·小结 | 第72-73页 |
| 第六章 控制流检测技术 | 第73-86页 |
| ·控制流检测原理 | 第73-75页 |
| ·程序控制流图 | 第73-74页 |
| ·基本块签名 | 第74-75页 |
| ·软硬结合的控制流检测 | 第75-79页 |
| ·程序流图表示 | 第75页 |
| ·签名表示 | 第75-77页 |
| ·CFCSH算法概述 | 第77页 |
| ·CFCSH检测的实现 | 第77-79页 |
| ·多扇入节点控制流检测算法的改进 | 第79-83页 |
| ·CFCSH检测中的混淆 | 第79-80页 |
| ·改进算法A | 第80-81页 |
| ·算法优化 | 第81-83页 |
| ·性能分析 | 第83-85页 |
| ·面积开销 | 第83页 |
| ·延时开销 | 第83页 |
| ·检错性能 | 第83-85页 |
| ·小结 | 第85-86页 |
| 第七章 高可靠微控制器HR8051的设计与实现 | 第86-107页 |
| ·HR8051概述 | 第86-89页 |
| ·HR8051体系结构 | 第86-88页 |
| ·HR8051指令执行 | 第88-89页 |
| ·时空三模冗余技术在HR8051中的应用 | 第89-94页 |
| ·TMR技术和EDAC技术的比较 | 第89-92页 |
| ·时空三模冗余技术在HR8051中的应用 | 第92-93页 |
| ·可靠性评测 | 第93-94页 |
| ·EDAC技术在HR8051中的应用 | 第94-99页 |
| ·可配置EDAC编译码器算法 | 第94-96页 |
| ·可配置编译码器结构 | 第96-97页 |
| ·可配置EDAC编译码器在HR8051中的应用 | 第97-98页 |
| ·可靠性评测 | 第98-99页 |
| ·Berger检错技术在HR8051中的应用 | 第99-100页 |
| ·ALU中的Berger码检测器 | 第99-100页 |
| ·可靠性评测 | 第100页 |
| ·控制流检测技术在HR8051中的应用 | 第100-105页 |
| ·指令长度的调整 | 第100页 |
| ·含有中断时的程序控制流检测的调整 | 第100-101页 |
| ·现场保存和恢复 | 第101-104页 |
| ·控制流检测器 | 第104-105页 |
| ·HR8051可靠性设计后的体系结构 | 第105-106页 |
| ·小结 | 第106-107页 |
| 第八章 结束语 | 第107-109页 |
| ·完成的工作 | 第107-108页 |
| ·进一步的工作 | 第108-109页 |
| 致谢 | 第109-111页 |
| 参考文献 | 第111-115页 |
| 作者在学期间取得的学术成果 | 第115-116页 |
| 附录A 信息位和冗余位导致校验位为0000的组合 | 第116-118页 |
