10-40Gb/s光通信与万兆以太网时钟恢复电路芯片设计研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 引言 | 第8-16页 |
| ·课题背景 | 第8页 |
| ·10 Gbps 光纤通信 | 第8-10页 |
| ·以太网 | 第10-14页 |
| ·设计项目和目标 | 第14页 |
| ·论文组织 | 第14-16页 |
| 第二章 集成电路设计工艺及方法 | 第16-36页 |
| ·集成电路设计工艺 | 第16-17页 |
| ·GaAs PHEMT 工艺 | 第17-25页 |
| ·GaAs HEMT 简介 | 第17-18页 |
| ·GaAs 无源器件 | 第18-21页 |
| ·GaAs 增强/耗尽型晶体管 | 第21-25页 |
| ·超高速集成电路设计方法 | 第25-36页 |
| ·超高速集成电路设计方法 | 第26-27页 |
| ·匹配技术 | 第27-28页 |
| ·互连线寄生模型及传输线行为分析 | 第28-31页 |
| ·一些高频补偿技术 | 第31-36页 |
| 第三章 时钟恢复电路结构和基本原理 | 第36-53页 |
| ·时钟恢复电路的原理和实现方式 | 第36-39页 |
| ·NRZ 数据特性 | 第36-38页 |
| ·时钟恢复电路的实现方式[1] | 第38-39页 |
| ·预处理 | 第39-41页 |
| ·锁相环系统分析 | 第41-51页 |
| ·模拟锁相环（APLL） | 第41-48页 |
| ·电荷泵结构的锁相环（CPPLL）[14] | 第48-49页 |
| ·频率合成 | 第49-50页 |
| ·关于负阻 | 第50-51页 |
| ·成果分析和设计目标确定 | 第51-53页 |
| 第四章 时钟恢复电路的设计实现和仿真 | 第53-69页 |
| ·预处理单元 | 第53-55页 |
| ·锁相环单元 | 第55-69页 |
| ·相位噪声的一般介绍 | 第55-56页 |
| ·相位噪声基本概念 | 第56-58页 |
| ·输入端相位噪声 | 第58-59页 |
| ·VCO 相位噪声与抖动 | 第59-61页 |
| ·鉴相器 | 第61-62页 |
| ·VCO | 第62-66页 |
| ·双转单电路以及低通滤波器 | 第66-67页 |
| ·系统仿真结果 | 第67-69页 |
| 第五章 版图和测试分析 | 第69-75页 |
| ·芯片版图设计和布局 | 第69-72页 |
| ·芯片测试方案和结果 | 第72-75页 |
| 第六章 总结 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-78页 |
