| 图目录 | 第1-9页 |
| 表目录 | 第9-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-15页 |
| §1.1 课题研究背景 | 第12-13页 |
| §1.2 相关研究 | 第13页 |
| §1.3 本文的主要工作 | 第13-14页 |
| §1.4 本文的结构 | 第14-15页 |
| 第二章 HSTL I／O Buffer相关理论 | 第15-21页 |
| §2.1 I／O Buffer基本理论 | 第15-16页 |
| §2.2 HSTL I／O Buffer原理 | 第16-20页 |
| §2.3 本章小结 | 第20-21页 |
| 第三章 高性能HSTL I／O Buffer设计技术研究 | 第21-36页 |
| §3.1 HSTL I／O Buffer的性能分析 | 第21-30页 |
| §3.1.1 增益分析 | 第21-24页 |
| §3.1.2 共模响应 | 第24-28页 |
| §3.1.3 线性化 | 第28-29页 |
| §3.1.4 驱动能力分析 | 第29-30页 |
| §3.2 HSTL I／O Buffer的噪声分析 | 第30-35页 |
| §3.3 本章小结 | 第35-36页 |
| 第四章 HSTL018 I／O Buffer逻辑设计 | 第36-50页 |
| §4.1 HSTL Input Buffer的逻辑设计 | 第36-43页 |
| §4.1.1 设计要求分析 | 第36页 |
| §4.1.2 ESD保护电路设计 | 第36-38页 |
| §4.1.3 Buffer驱动电路设计 | 第38-43页 |
| §4.2 HSTL Output Buffer的逻辑设计 | 第43-49页 |
| §4.2.1 设计要求分析 | 第44页 |
| §4.2.2 驱动电路设计 | 第44-49页 |
| §4.3 本章小结 | 第49-50页 |
| 第五章 HSTL018 I／O Buffer版图设计 | 第50-56页 |
| §5.1 接口电路版图设计技术 | 第50-53页 |
| §5.1.1 版图设计规则 | 第50-51页 |
| §5.1.2 叉指晶体管 | 第51页 |
| §5.1.3 对称性与匹配 | 第51-53页 |
| §5.1.4 ESD保护电路和抗闩锁效应设计 | 第53页 |
| §5.2 HSTL I／O Buffer的版图设计 | 第53-55页 |
| §5.2.1 HSTL输入buffer的版图设计 | 第54页 |
| §5.2.2 HSTL输出buffer的版图设计 | 第54-55页 |
| §5.2.3 版图性能总结 | 第55页 |
| §5.3 本章小结 | 第55-56页 |
| 第六章 HSTL018 I／O Buffer验证与测试 | 第56-62页 |
| §6.1 测试方法研究 | 第56-57页 |
| §6.2 HSTL I／O Buffer PCB测试板的设计 | 第57-61页 |
| §6.2.1 高速PCB设计概述 | 第57-59页 |
| §6.2.2 HSTL测试PCB板设计 | 第59-61页 |
| §6.3 本章小结 | 第61-62页 |
| 第七章 结束语 | 第62-63页 |
| §7.1 本文的工作总结 | 第62页 |
| §7.2 工作展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 硕士期间发表的论文 | 第64-65页 |
| 参考文献 | 第65-66页 |
