| 第一章 绪论 | 第1-11页 |
| ·光纤通信系统 | 第7-9页 |
| ·概述 | 第7页 |
| ·3R再生系统 | 第7-8页 |
| ·光纤传输系统 | 第8-9页 |
| ·论文组织 | 第9-11页 |
| 第二章 时钟恢复电路的结构和基本原理 | 第11-31页 |
| ·概述 | 第11-14页 |
| ·光纤数字传输系统中的信号分析 | 第11-12页 |
| ·时钟恢复概述 | 第12页 |
| ·时钟恢复电路分类 | 第12-14页 |
| ·预处理器 | 第14-16页 |
| ·预处理器的原理结构 | 第14页 |
| ·预处理器的实现 | 第14-16页 |
| ·锁相环基本原理 | 第16-31页 |
| ·概述 | 第16-17页 |
| ·锁相环线性模型 | 第17-21页 |
| ·锁相环跟踪特性 | 第21-24页 |
| ·锁相环捕获特性 | 第24-26页 |
| ·锁相环噪声性能 | 第26-29页 |
| ·锁相环的稳定性 | 第29-31页 |
| 第三章 高速时钟恢复电路典型结构 | 第31-38页 |
| ·正交相关(Quadricorrelator)型CRC | 第31-32页 |
| ·PFD型CRC | 第32-33页 |
| ·DFF PD | 第33-34页 |
| ·Hogge PD | 第34-35页 |
| ·Alexander PD | 第35-36页 |
| ·半速率(Half-Rate) PD | 第36-37页 |
| ·小结 | 第37-38页 |
| 第四章 CMOS时钟恢复电路设计与实现 | 第38-53页 |
| ·高速集成电路设计工程技术 | 第38-40页 |
| ·工艺选择 | 第40-41页 |
| ·系统设计 | 第41页 |
| ·单元电路设计 | 第41-48页 |
| ·预处理部分 | 第41-44页 |
| ·锁相环部分 | 第44-46页 |
| ·输入输出匹配和缓冲级 | 第46-48页 |
| ·系统仿真 | 第48-50页 |
| ·VCO | 第48页 |
| ·PLL | 第48页 |
| ·预处理器 | 第48-49页 |
| ·CRC | 第49页 |
| ·综合指标 | 第49-50页 |
| ·版图设计 | 第50-53页 |
| 第五章 芯片测试和结果分析 | 第53-65页 |
| ·多项目晶圆(MPW) | 第53页 |
| ·测试方案 | 第53-55页 |
| ·测试仪器 | 第53页 |
| ·测试步骤 | 第53-55页 |
| ·测试结果 | 第55-63页 |
| ·测试结果分析 | 第63-65页 |
| 第六章 结论 | 第65-66页 |
| 致 谢 | 第66-67页 |
| 参考文献 | 第67-68页 |