| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第8-11页 |
| 1 引言 | 第11-15页 |
| ·课题研究背景 | 第11-14页 |
| ·自相似性概述 | 第11页 |
| ·自相似模型 | 第11-12页 |
| ·应用背景 | 第12-14页 |
| ·本课题研究意义及目的 | 第14页 |
| ·本文主要工作 | 第14-15页 |
| 2 FPGA器件 | 第15-21页 |
| ·可编程逻辑器件的发展历程 | 第15页 |
| ·FPGA器件结构 | 第15-16页 |
| ·硬件描述语言 | 第16-17页 |
| ·FPGA开发环境 | 第17页 |
| ·FPGA设计工作流程 | 第17-21页 |
| 3 2.5Gbps自相似业务源硬件设计 | 第21-34页 |
| ·整体方案设计 | 第21-22页 |
| ·主要元器件选定 | 第22-29页 |
| ·FPGA的选择 | 第22-27页 |
| ·并串转换芯片选择 | 第27-28页 |
| ·高速驱动芯片选择 | 第28页 |
| ·电平转换芯片 | 第28-29页 |
| ·板级设计 | 第29-34页 |
| ·传输线特性阻抗 | 第29-31页 |
| ·LVDS电平及其匹配 | 第31-32页 |
| ·PECL电平及其匹配 | 第32-34页 |
| 4 自相似数据流的产生 | 第34-40页 |
| ·数据流模型 | 第34-36页 |
| ·各模块在 FPGA内部的实现 | 第36-40页 |
| ·随机数生成模块ran_num_gen | 第36-37页 |
| ·ROM | 第37-39页 |
| ·地址译码模块rom_address_gen | 第39页 |
| ·FIFO与排队处理模块queue_process | 第39-40页 |
| ·负载填充模块payload | 第40页 |
| 5 测试与分析 | 第40-45页 |
| ·软件模块仿真分析 | 第40-44页 |
| ·系统整体测试 | 第44-45页 |
| 6 结论 | 第45-47页 |
| 参考文献 | 第47-49页 |
| 附录 A | 第49-50页 |
| 索引 | 第50-51页 |
| 作者简历 | 第51-53页 |
| 学位论文数据集 | 第53页 |