| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究工作背景及意义 | 第7-8页 |
| ·LDPC 码研究方向及其进展 | 第8-9页 |
| ·研究工作的主要内容 | 第9-11页 |
| 第二章 LDPC 码的基本原理与编码 | 第11-25页 |
| ·LDPC 码的概念 | 第11-14页 |
| ·LDPC 码定义及相关概念 | 第11-12页 |
| ·QC-LDPC 码及其性能仿真 | 第12-14页 |
| ·LDPC 码编码原理 | 第14-16页 |
| ·常用编码算法 | 第14-15页 |
| ·生成矩阵的计算 | 第15-16页 |
| ·LDPC 编码器的设计与实现 | 第16-23页 |
| ·编码器的设计 | 第16-17页 |
| ·编码器的具体实现 | 第17-20页 |
| ·仿真结果与验证 | 第20-22页 |
| ·622.080Mbps 编码器设计 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 译码算法研究与量化译码 | 第25-41页 |
| ·BP 译码算法 | 第25-29页 |
| ·算法概述 | 第25-27页 |
| ·初始化过程 | 第27-28页 |
| ·迭代过程 | 第28-29页 |
| ·一种新的迭代译码终止条件的提出 | 第29-33页 |
| ·(8176,7154)QC-LDPC 的仿真结果及分析 | 第29-31页 |
| ·一种新的迭代译码终止条件的提出 | 第31-33页 |
| ·LDPC 码的量化译码 | 第33-38页 |
| ·接收信号的分布及量化处理 | 第33-34页 |
| ·译码核心运算的简化处理 | 第34-36页 |
| ·初始化变量的分布及量化处理 | 第36-37页 |
| ·译码中间变量的分布及量化处理 | 第37-38页 |
| ·量化方案和仿真结果 | 第38页 |
| ·本章小结 | 第38-41页 |
| 第四章 译码器的设计与实现 | 第41-59页 |
| ·部分并行译码器的设计 | 第41-46页 |
| ·部分并行译码器结构图 | 第41-43页 |
| ·并行度提高的部分并行译码器 | 第43-45页 |
| ·关键模块的改进算法 | 第45-46页 |
| ·译码器的FPGA 实现 | 第46-52页 |
| ·输入缓存模块的设计与实现 | 第46-47页 |
| ·CNU 模块的设计与实现 | 第47-49页 |
| ·VNU 模块的设计与实现 | 第49-51页 |
| ·控制模块的状态结构图及实现 | 第51-52页 |
| ·仿真结果及验证 | 第52-55页 |
| ·仿真平台及相关参数 | 第52页 |
| ·结果验证及性能分析 | 第52-55页 |
| ·622.080Mbps 译码器设计 | 第55-57页 |
| ·总体结构说明 | 第55-56页 |
| ·存储与地址控制 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 结束语 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 作者在读期间的研究成果 | 第67-68页 |