基于多DSP系统互联关键技术的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-12页 |
| ·课题的应用背景及意义 | 第7-8页 |
| ·国内外的研究现状 | 第8-10页 |
| ·论文的主要工作 | 第10-12页 |
| 2 ADSP-TS101及多DSP并行结构介绍 | 第12-26页 |
| ·芯片的介绍 | 第12-22页 |
| ·ADSP—TS101的内部结构 | 第13-16页 |
| ·ADSP—TS101的内部控制器 | 第16-18页 |
| ·ADSP—TS101的存储映射空间 | 第18-20页 |
| ·ADSP—TS101与外部通信的接口 | 第20-22页 |
| ·并行结构介绍 | 第22-25页 |
| ·分布式并行结构 | 第22-23页 |
| ·共享总线式并行结构 | 第23-25页 |
| ·本章小节 | 第25-26页 |
| 3 多DSP互连数据处理模块的硬件设计 | 第26-39页 |
| ·系统的背景介绍 | 第26-28页 |
| ·系统硬件框图 | 第28页 |
| ·多DSP模块硬件接口电路设计 | 第28-33页 |
| ·SDRAM接口电路设计 | 第28-31页 |
| ·与F1ASH的接口电路设计 | 第31-32页 |
| ·JTAG接口电路设计 | 第32-33页 |
| ·电源模块电路实现及功耗估计 | 第33-36页 |
| ·功耗估计 | 第33-34页 |
| ·电源模块电路设计 | 第34-36页 |
| ·时钟模块电路实现 | 第36-37页 |
| ·复位模块电路实现 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 4 多DSP数据处理模块引导及初始化程序设计 | 第39-49页 |
| ·DSP开发工具VisualDSP++4.0概述 | 第39-41页 |
| ·初始化程序 | 第41-42页 |
| ·主要寄存器 | 第41-42页 |
| ·中断 | 第42页 |
| ·总线 | 第42页 |
| ·SDRAM | 第42页 |
| ·多DSP系统的程序引导软件设计 | 第42-48页 |
| ·TigerSHARC的引导模式简介 | 第43-44页 |
| ·多DSP加载方式 | 第44-45页 |
| ·程序设计流程 | 第45页 |
| ·多DSP程序的FLASH存放 | 第45-46页 |
| ·多DSP程序加载软件设计 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 5 硬件电路设计 | 第49-56页 |
| ·DSP硬件设计 | 第49页 |
| ·高频PCB设计 | 第49-54页 |
| ·信号完整性 | 第49-50页 |
| ·SI仿真技术 | 第50-52页 |
| ·基于本系统的高速PCB设计 | 第52-54页 |
| ·高速多层PCB设计与Post—layout仿真 | 第54页 |
| ·散热考虑 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 6 总结与展望 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 发表或已录用论文 | 第59-60页 |
| 致谢 | 第60-61页 |
| 附录A 硬件电路图 | 第61-65页 |
| 附录B 程序 | 第65-69页 |
