1.8V，12-bit，100MHz流水线结构模数转换器
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-9页 |
| 1 绪论 | 第9-13页 |
| ·研究背景 | 第9页 |
| ·ADC的研究动态和发展趋势 | 第9-11页 |
| ·本论文的主要工作 | 第11页 |
| ·论文安排 | 第11-13页 |
| 2 模数转换器概述 | 第13-22页 |
| ·ADC简介 | 第13页 |
| ·ADC的主要性能指标 | 第13-17页 |
| ·静态特性 | 第13-16页 |
| ·动态指标 | 第16-17页 |
| ·ADC的结构类型 | 第17-22页 |
| ·全并行结构模数转换器 | 第17-18页 |
| ·两部式模数转换器 | 第18-19页 |
| ·逐次逼近型ADC | 第19-20页 |
| ·∑-Δ型ADC | 第20-22页 |
| 3 流水线ADC结构及基本原理 | 第22-30页 |
| ·流水线ADC的结构 | 第22-24页 |
| ·每级1.5bit流水线结构的实现 | 第24-25页 |
| ·校正电路的算法实现 | 第25-28页 |
| ·非理想因素及其影响 | 第28-30页 |
| 4 流水线ADC主要电路设计 | 第30-58页 |
| ·采样保持电路 | 第30-43页 |
| ·MOS管导通电阻 | 第31-33页 |
| ·沟道电荷注入效应 | 第33-34页 |
| ·时钟馈通效应 | 第34页 |
| ·KT/C噪声 | 第34-35页 |
| ·三种基本的开关电容采样保持电路 | 第35-37页 |
| ·采样保持电路的开关设计及优化 | 第37-41页 |
| ·实际采样保持电路 | 第41-43页 |
| ·运算放大器电路 | 第43-50页 |
| ·运算放大器的设计和考虑 | 第43-48页 |
| ·共模反馈电路 | 第48-49页 |
| ·运算放大器的增益要求和建立时间 | 第49-50页 |
| ·动态比较器设计 | 第50-52页 |
| ·偏置电路的设计 | 第52-53页 |
| ·1.5 bit子ADC | 第53-55页 |
| ·子DAC | 第55-56页 |
| ·第11级2 bit Flash ADC | 第56-58页 |
| 5 ADC的仿真测试和版图设计 | 第58-68页 |
| ·电路各模块的仿真结果 | 第58-64页 |
| ·运算放大器的仿真结果 | 第58-60页 |
| ·比较器的仿真结果 | 第60-61页 |
| ·参考电压模块的仿真结果 | 第61-62页 |
| ·时钟电路的仿真结果 | 第62-64页 |
| ·流水线ADC整体仿真结果 | 第64-65页 |
| ·流水线ADC版图设计 | 第65-66页 |
| ·流水线ADC的基本测试原理 | 第66-68页 |
| 6 结论 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 作者简历 | 第71页 |
