| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 课题背景及研究的目的和意义 | 第8页 |
| 1.2 国内外在该方向的研究现状及分析 | 第8-9页 |
| 1.3 本文的主要研究内容 | 第9-11页 |
| 第2章 基于Zynq的验证平台的设计 | 第11-24页 |
| 2.1 基于Zynq的验证平台的整体结构 | 第11-17页 |
| 2.1.1 可编程SoC Zynq-7000 芯片 | 第11-12页 |
| 2.1.2 搭载Zynq-7020 芯片的ZedBoard开发板 | 第12-14页 |
| 2.1.3 基于验证系统的整体结构 | 第14-15页 |
| 2.1.4 验证系统的开发平台及开发流程 | 第15-17页 |
| 2.2 基于验证系统平台的硬件结构设计 | 第17-22页 |
| 2.2.1 验证系统硬件拓扑结构 | 第17-18页 |
| 2.2.2 验证系统中的ARM Cortex-A9 处理器 | 第18-19页 |
| 2.2.3 验证系统中ARM Cortex-A9 处理器与PL的通信 | 第19页 |
| 2.2.4 硬件架构中的其它功能模块 | 第19-20页 |
| 2.2.5 验证系统中AXI4-Lite系统总线 | 第20-22页 |
| 2.3 验证系统的主要功能设计 | 第22页 |
| 2.4 本章小结 | 第22-24页 |
| 第3章 验证IP核的设计与仿真验证 | 第24-45页 |
| 3.1 MCU内核的基本机构介绍 | 第24-25页 |
| 3.2 MCU内核的ASIC代码到FPGA的转换 | 第25-28页 |
| 3.3 验证IP核的设计 | 第28-33页 |
| 3.3.1 验证IP核的整体结构设计 | 第29-30页 |
| 3.3.2 验证IP核的内部模块设计 | 第30-33页 |
| 3.4 验证IP核的功能仿真 | 第33-37页 |
| 3.5 基于AXI4-Lite总线的验证IP核接口的设计 | 第37-44页 |
| 3.5.1 验证IP核与AXI4-Lite总线的接口信号 | 第37-39页 |
| 3.5.2 AXI4-Lite总线接口的寄存器功能设计 | 第39-42页 |
| 3.5.3 AXI4-Lite总线接口功能仿真 | 第42-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第4章 基于验证平台的MCU测试流程与性能分析 | 第45-54页 |
| 4.1 验证平台的实现流程 | 第45-53页 |
| 4.1.1 基础硬件系统的搭建流程 | 第45-46页 |
| 4.1.2 在基本硬件系统中挂载验证IP核 | 第46-48页 |
| 4.1.3 基础软硬件系统测试 | 第48-49页 |
| 4.1.4 验证系统的整体测试 | 第49-52页 |
| 4.1.5 Benchmark测试 | 第52-53页 |
| 4.2 系统性能分析 | 第53页 |
| 4.3 本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-59页 |
| 致谢 | 第59页 |
