| 中文摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第1章 绪论 | 第11-14页 |
| 1.1 课题背景及应用价值 | 第11-12页 |
| 1.2 研究现状及发展动态 | 第12-13页 |
| 1.3 论文的主要内容 | 第13页 |
| 1.4 论文的组织结构 | 第13-14页 |
| 第2章 IEEE 1588v2协议的研究 | 第14-24页 |
| 2.1 PTP系统构成 | 第14-18页 |
| 2.1.1 PTP设备 | 第15页 |
| 2.1.2 普通时钟 | 第15-17页 |
| 2.1.3 主从时钟架构 | 第17-18页 |
| 2.2 协议报文 | 第18-19页 |
| 2.3 工作机制 | 第19-21页 |
| 2.3.1 BMC | 第19页 |
| 2.3.2 LCS | 第19-21页 |
| 2.4 PTP状态机 | 第21-23页 |
| 2.5 时间戳的标记方案 | 第23-24页 |
| 第3章 IEEE 1588v2的软件实现 | 第24-38页 |
| 3.1 PTP引擎 | 第24-26页 |
| 3.2 网络协议栈 | 第26-29页 |
| 3.2.1 UDP-IPv4 | 第26-27页 |
| 3.2.2 IEEE 802.3/Ethernet | 第27页 |
| 3.2.3 LwIP工作过程 | 第27-29页 |
| 3.3 内核时钟 | 第29-30页 |
| 3.4 时钟伺服系统 | 第30-33页 |
| 3.4.1 IIR滤波器 | 第31-32页 |
| 3.4.2 FIR滤波器 | 第32-33页 |
| 3.4.3 PI控制器 | 第33页 |
| 3.5 软同步性能测试 | 第33-38页 |
| 3.5.1 PTP报文的验证 | 第34-36页 |
| 3.5.2 主从偏移 | 第36-37页 |
| 3.5.3 PPS | 第37-38页 |
| 第4章 IEEE 1588v2的硬件实现 | 第38-58页 |
| 4.1 嵌入式硬件平台的设计 | 第38-39页 |
| 4.2 微控制器的设计及配置 | 第39-45页 |
| 4.2.1 性能介绍 | 第39页 |
| 4.2.2 电路设计 | 第39-40页 |
| 4.2.3 系统配置 | 第40-42页 |
| 4.2.4 网络配置 | 第42-45页 |
| 4.3 PHY的设计及配置 | 第45-53页 |
| 4.3.1 芯片介绍 | 第45页 |
| 4.3.2 电路设计 | 第45-47页 |
| 4.3.3 时钟配置 | 第47页 |
| 4.3.4 硬件时间戳 | 第47-50页 |
| 4.3.5 系统时钟调整 | 第50-53页 |
| 4.4 系统性能测试 | 第53-56页 |
| 4.4.1 时钟性能 | 第53-54页 |
| 4.4.2 MDC/MDIO | 第54-56页 |
| 4.5 硬同步性能测试 | 第56-58页 |
| 4.5.1 主从偏移 | 第56-57页 |
| 4.5.2 PPS | 第57-58页 |
| 第5章 时钟同步误差分析与改进 | 第58-66页 |
| 5.1 同步误差统计与分析 | 第58-61页 |
| 5.1.1 硬同步主从偏移统计 | 第58-59页 |
| 5.1.2 硬同步PPS统计 | 第59-60页 |
| 5.1.3 同步误差分析 | 第60-61页 |
| 5.2 点对点同步方式 | 第61-66页 |
| 5.2.1 主从偏移 | 第63-64页 |
| 5.2.2 PPS | 第64-66页 |
| 第6章 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 攻读学位期间发表的学术论文和参加科研情况 | 第71-72页 |
| 学位论文评阅及答辩情况表 | 第72页 |