分组密码算法的可重构研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 研究背景及意义 | 第7-8页 |
| 1.2 国内外进展情况 | 第8-10页 |
| 1.3 本文章节安排 | 第10-11页 |
| 第二章 可重构技术 | 第11-17页 |
| 2.1 可重构计算的概念 | 第11-12页 |
| 2.2 基于 FPGA 的可重构 | 第12-13页 |
| 2.3 可重构计算关键技术 | 第13-16页 |
| 2.3.1 可重构粒度 | 第14页 |
| 2.3.2 重构方式 | 第14-15页 |
| 2.3.3 编程深度 | 第15-16页 |
| 2.3.4 互连网络结构 | 第16页 |
| 2.4 本章小结 | 第16-17页 |
| 第三章 分组密码算法及其特点分析 | 第17-27页 |
| 3.1 分组密码算法概述 | 第17-18页 |
| 3.2 分组密码算法的数学模型 | 第18-19页 |
| 3.3 分组密码算法的整体结构 | 第19-22页 |
| 3.4 分组密码算法特点分析 | 第22-25页 |
| 3.4.1 分组密码算法结构特点分析 | 第22-23页 |
| 3.4.2 分组密码算法基本操作分析 | 第23-25页 |
| 3.5 本章小结 | 第25-27页 |
| 第四章 分组密码算法可重构处理结构设计 | 第27-39页 |
| 4.1 分组密码算法可重构设计分析 | 第27-29页 |
| 4.2 分组密码算法可重构处理结构设计 | 第29-37页 |
| 4.2.1 结构概述 | 第29-31页 |
| 4.2.2 控制配置单元 | 第31-32页 |
| 4.2.3 可重构计算单元 | 第32-35页 |
| 4.2.4 存储单元 | 第35页 |
| 4.2.5 数据缓冲单元 | 第35-36页 |
| 4.2.6 互连单元 | 第36-37页 |
| 4.3 本章小结 | 第37-39页 |
| 第五章 可重构计算单元子模块设计 | 第39-49页 |
| 5.1 可重构 S 盒运算模块设计 | 第39-43页 |
| 5.2 可重构移位运算模块设计 | 第43-44页 |
| 5.3 可重构有限域乘法运算模块设计 | 第44-46页 |
| 5.4 可重构模加运算模块设计 | 第46-48页 |
| 5.5 本章小结 | 第48-49页 |
| 第六章 算法实现与验证 | 第49-57页 |
| 6.1 AES 算法的实现与验证 | 第49-51页 |
| 6.2 DES 算法的实现与验证 | 第51-53页 |
| 6.3 SMS4 算法的实现与验证 | 第53-55页 |
| 6.4 本章小结 | 第55-57页 |
| 第七章 总结与展望 | 第57-59页 |
| 7.1 论文总结 | 第57-58页 |
| 7.2 论文展望 | 第58-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 研究成果 | 第65-66页 |
