| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15页 |
| 1.2 国内外研究现状 | 第15-17页 |
| 1.3 论文的内容安排 | 第17-19页 |
| 第二章 弹载雷达信号处理的基本模块 | 第19-35页 |
| 2.1 脉冲压缩 | 第19-25页 |
| 2.1.1 线性调频信号 | 第19-21页 |
| 2.1.2 脉冲压缩原理 | 第21-25页 |
| 2.2 运动目标检测 | 第25-27页 |
| 2.3 恒虚警检测 | 第27-28页 |
| 2.4 单脉冲测角 | 第28-33页 |
| 2.5 本章小结 | 第33-35页 |
| 第三章 信号处理硬件平台设计 | 第35-41页 |
| 3.1 平台硬件框图介绍 | 第35-36页 |
| 3.2 核心芯片的选取 | 第36-38页 |
| 3.2.1 AD芯片的选取 | 第36-37页 |
| 3.2.2 FPGA芯片的选取 | 第37-38页 |
| 3.2.3 DSP芯片的选取 | 第38页 |
| 3.3 单板时钟电路设计 | 第38-39页 |
| 3.4 本章小结 | 第39-41页 |
| 第四章 信号处理软件的设计与实现 | 第41-49页 |
| 4.1 信号处理软件总体架构 | 第41-43页 |
| 4.2 信号处理模块的实现 | 第43-47页 |
| 4.2.1 脉冲压缩设计的实现 | 第43-44页 |
| 4.2.2 动目标检测的实现 | 第44-45页 |
| 4.2.3 恒虚警检测的实现 | 第45-46页 |
| 4.2.4 单脉冲测角的实现 | 第46页 |
| 4.2.5 软件的优化 | 第46-47页 |
| 4.2.6 目标信息上报 | 第47页 |
| 4.3 本章小结 | 第47-49页 |
| 第五章 基于TMS320C6678的两维恒虚警算法的硬件实现 | 第49-61页 |
| 5.1 TMS320C6678的芯片介绍 | 第49-56页 |
| 5.1.1 TMS320C6678的结构及存储器分析 | 第49-50页 |
| 5.1.2 TMS320C6678的中断技术 | 第50-52页 |
| 5.1.3 TMS320C6678的EDMA技术 | 第52-53页 |
| 5.1.4 TMS320C6678的多核通信技术 | 第53-54页 |
| 5.1.5 TMS320C6678的通信接口 | 第54-56页 |
| 5.2 两维CFAR的硬件实现 | 第56-60页 |
| 5.2.1 CFAR原理 | 第56-58页 |
| 5.2.2 两维CFAR的实现 | 第58-60页 |
| 5.3 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-67页 |
| 作者简介 | 第67-68页 |