基于IEEE1149.1的DSP内嵌Debugger模块设计研究
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 1 引论 | 第12-19页 |
| 1.1 研究与课题背景 | 第13-14页 |
| 1.2 国内外相关领域的发展状况 | 第14-17页 |
| 1.2.1 早期的系统调试 | 第14-15页 |
| 1.2.2 调试方法学简介 | 第15-17页 |
| 1.2.3 调试方法学的挑战 | 第17页 |
| 1.3 论文的主要工作与重点内容 | 第17-18页 |
| 1.4 文章的组织结构 | 第18-19页 |
| 2 TULIP DSP 和调试方法学 | 第19-42页 |
| 2.1 TULIP DSP | 第19-29页 |
| 2.1.1 简介 | 第19-20页 |
| 2.1.2 系统架构 | 第20-21页 |
| 2.1.3 总线结构 | 第21-22页 |
| 2.1.4 内部存储空间 | 第22-25页 |
| 2.1.5 中央处理器(CPU) | 第25-26页 |
| 2.1.6 片上外设 | 第26-27页 |
| 2.1.7 流水线结构 | 第27-28页 |
| 2.1.8 双寻址存储器与流水线 | 第28-29页 |
| 2.2 调试方法学 | 第29-40页 |
| 2.2.1 调试方法学的基本概念 | 第29-30页 |
| 2.2.2 调试方法学的基本要求和功能 | 第30页 |
| 2.2.3 调试方法学的分类 | 第30-31页 |
| 2.2.4 基于软件的调试方法 | 第31-33页 |
| 2.2.5 借助器件测试特性的调试方法 | 第33-34页 |
| 2.2.6 电路内仿真调试方法 | 第34-36页 |
| 2.2.7 片上仿真调试方法 | 第36-38页 |
| 2.2.8 调试方法的比较分析 | 第38-39页 |
| 2.2.9 综合比较结果 | 第39-40页 |
| 2.3 本章小结 | 第40-42页 |
| 3 调试系统结构与JTAG 接口设计 | 第42-57页 |
| 3.1 调试系统结构 | 第42-43页 |
| 3.1.1 PC 主机 | 第42-43页 |
| 3.1.2 协议转换器 | 第43页 |
| 3.1.3 目标芯片 | 第43页 |
| 3.1.4 调试的基本流程 | 第43页 |
| 3.2 JTAG 接口原理与硬件实现 | 第43-57页 |
| 3.2.1 JTAG 发展历史概述 | 第43-44页 |
| 3.2.2 总体结构 | 第44页 |
| 3.2.3 TAP 控制器 | 第44-47页 |
| 3.2.4 指令系统 | 第47-50页 |
| 3.2.5 扫描链 | 第50-56页 |
| 3.2.6 本章小结 | 第56-57页 |
| 4 内嵌DEBUGGER 模块设计 | 第57-76页 |
| 4.1 模块结构 | 第57-59页 |
| 4.1.1 芯片内部模块结构 | 第57-58页 |
| 4.1.2 内嵌调试模块接口信号 | 第58页 |
| 4.1.3 内嵌调试模块的内部结构 | 第58-59页 |
| 4.2 触发单元 | 第59-68页 |
| 4.2.1 触发单元功能模块 | 第59-61页 |
| 4.2.2 触发信号产生器 | 第61-63页 |
| 4.2.3 控制与状态寄存器组 | 第63-64页 |
| 4.2.4 断点触发寄存器组 | 第64-67页 |
| 4.2.5 时钟控制电路设计 | 第67-68页 |
| 4.3 跟踪单元 | 第68-76页 |
| 4.3.1 跟踪单元功能模块 | 第68-69页 |
| 4.3.2 跟踪压缩单元 | 第69-74页 |
| 4.3.3 跟踪存储单元 | 第74-75页 |
| 4.3.4 跟踪单元寄存器 | 第75页 |
| 4.3.5 本章小结 | 第75-76页 |
| 5 功能仿真和性能分析 | 第76-80页 |
| 5.1.1 验证平台 | 第76-77页 |
| 5.1.2 验证方案 | 第77页 |
| 5.1.3 仿真结果演示 | 第77-78页 |
| 5.1.4 跟踪单元性能分析 | 第78-79页 |
| 5.1.5 本章小结 | 第79-80页 |
| 6 结论 | 第80-81页 |
| 参考文献 | 第81-86页 |
| 致谢 | 第86-87页 |
| 攻读硕士学位期间已发表或录用的论文 | 第87-90页 |
| 上海交通大学学位论文答辩决议书 | 第90页 |
