2.45GHz锁相式频率合成器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 引言 | 第12-15页 |
| 1.1 课题的研究背景和意义 | 第12页 |
| 1.2 频率合成器的国内外的发展及趋势 | 第12-14页 |
| 1.2.1 直接模拟频率合成技术 | 第12-13页 |
| 1.2.2 锁相式频率合成技术 | 第13页 |
| 1.2.3 直接数字频率合成技术 | 第13-14页 |
| 1.3 研究内容及论文内容安排 | 第14-15页 |
| 第2章 锁相式频率合成器的工作原理 | 第15-30页 |
| 2.1 锁相环的主要组成部分 | 第15-20页 |
| 2.1.1 鉴相器 | 第15-16页 |
| 2.1.2 环路滤波器 | 第16-18页 |
| 1. 无源环路滤波器 | 第16-18页 |
| 2. 有源环路滤波器 | 第18页 |
| 2.1.3 压控振荡器 | 第18-19页 |
| 2.1.4 可编程分频器 | 第19-20页 |
| 2.2 锁相环路的工作原理 | 第20-23页 |
| 2.2.1 锁相环的相位模型 | 第20-22页 |
| 2.2.2 环路锁定 | 第22页 |
| 2.2.3 环路的传递函数 | 第22-23页 |
| 2.3 相位噪声和杂散分析 | 第23-27页 |
| 2.3.1 相位噪声的相位模型 | 第24-25页 |
| 2.3.2 环路对输入噪声的低通特性 | 第25-26页 |
| 2.3.3 环路对压控振荡器的高通特性 | 第26-27页 |
| 2.4 环路杂散分析 | 第27-28页 |
| 2.5 锁相环的环路带宽的选择 | 第28页 |
| 2.6 本章小结 | 第28-30页 |
| 第3章 频率合成器的设计方案 | 第30-63页 |
| 3.1 频率合成器的技术指标 | 第30-31页 |
| 3.2 内置VCO的设计方案 | 第31-48页 |
| 3.2.1 内置VCO设计方案的总体框图 | 第31页 |
| 3.2.2 器件选型和芯片介绍 | 第31-33页 |
| 1. 参考晶振 | 第31-32页 |
| 2. 锁相芯片 | 第32页 |
| 3. 单片机微控制器 | 第32-33页 |
| 4. 其他器件 | 第33页 |
| 3.2.3 设计方案的可行性验证 | 第33-34页 |
| 3.2.4 锁相环的频域仿真 | 第34-37页 |
| 1. 建立仿真原理图和设置参数 | 第34-35页 |
| 2. 仿真结果及分析 | 第35-37页 |
| 3.2.5 仿真锁定时间 | 第37-39页 |
| 1. 锁定时间仿真原理图及参数设置 | 第37-38页 |
| 2. 仿真结果及分析 | 第38-39页 |
| 3.2.6 锁相环的相位噪声仿真 | 第39-40页 |
| 1. 相位噪声的仿真原理图和参数设置 | 第39页 |
| 2. 仿真结果和数据分析 | 第39-40页 |
| 3.2.7 ADF4355的电路设计和仿真 | 第40-45页 |
| 1. ADF4355各个引脚的连接 | 第40-43页 |
| 2. ADF4355的原理仿真 | 第43-45页 |
| 3.2.8 控制电路的设计 | 第45-46页 |
| 3.2.9 电源电路的设计 | 第46-47页 |
| 3.2.10 PCB版图及实物图 | 第47-48页 |
| 3.3 外置VCO的锁相环设计 | 第48-61页 |
| 3.3.1 外置VCO设计方案的总体框图 | 第48页 |
| 3.3.2 器件选型和芯片介绍 | 第48-50页 |
| 1. 参考晶振 | 第48-49页 |
| 2. 锁相芯片 | 第49页 |
| 3. 单片机微控制器 | 第49页 |
| 4. 压控振荡器 | 第49-50页 |
| 5. 其他器件 | 第50页 |
| 3.3.3 设计方案的可行性验证 | 第50页 |
| 3.3.4 锁相环的频域仿真 | 第50-51页 |
| 1. 建立仿真原理图和设置参数 | 第50页 |
| 2. 仿真结果及分析 | 第50-51页 |
| 3.3.5 仿真锁定时间 | 第51-53页 |
| 1. 锁定时间的仿真原理图及参数设置 | 第51-52页 |
| 2. 仿真结果及分析 | 第52-53页 |
| 3.3.6 锁相环相位噪声的仿真 | 第53-54页 |
| 1. 相位噪声的仿真原理图和参数设置 | 第53页 |
| 2. 仿真结果和数据分析 | 第53-54页 |
| 3.3.7 ADF4108的电路设计和仿真 | 第54-58页 |
| 1. ADF4108的电路设计 | 第54-55页 |
| 2. ADF4108的设计和仿真 | 第55-58页 |
| 3.3.8 控制电路的设计 | 第58-59页 |
| 3.3.9 电源电路的设计 | 第59页 |
| 3.3.10 PCB版图和实物图 | 第59-61页 |
| 3.4 本章小结 | 第61-63页 |
| 第4章 电路调试和结果分析 | 第63-74页 |
| 4.1 内置VCO设计方案的测试及结果分析 | 第63-69页 |
| 4.1.1 测试仪器简介 | 第63页 |
| 4.1.2 硬件电路的测试 | 第63-64页 |
| 1. 引脚焊接的测试 | 第63页 |
| 2. 晶振频率的测试 | 第63-64页 |
| 3. 电源电压的测试 | 第64页 |
| 4.1.3 程序测试 | 第64页 |
| 4.1.4 输出信号测试 | 第64-69页 |
| 1. 输出频范围和输出功率 | 第64-67页 |
| 2. 相位噪声和杂散的测试 | 第67-69页 |
| 4.1.5 相位噪声和杂散的优化措施 | 第69页 |
| 4.2 外置VCO设计方案的测试及结果分析 | 第69-73页 |
| 4.2.1 硬件电路的测试 | 第69-70页 |
| 4.2.2 程序测试 | 第70页 |
| 4.2.3 输出结果测试 | 第70-73页 |
| 1. 输出频率范围和输出功率 | 第70-72页 |
| 2. 相位噪声和杂散的测试 | 第72-73页 |
| 4.2.4 相位噪声和杂散的优化 | 第73页 |
| 4.3 本章小结 | 第73-74页 |
| 第5章 结束语 | 第74-75页 |
| 5.1 本文总结 | 第74页 |
| 5.2 展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 在读期间发表的学术论文与取得的其他研究成果 | 第78页 |
