基于高性能处理器的精细化雷达信号处理技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景和意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 论文内容及安排 | 第17-19页 |
| 第二章 基本算法介绍与方案实现 | 第19-43页 |
| 2.1 线性调频信号 | 第19-20页 |
| 2.2 脉冲压缩原理 | 第20-24页 |
| 2.3 动目标检测原理 | 第24-30页 |
| 2.4 恒虚警检测原理 | 第30-35页 |
| 2.4.1 均值类恒虚警检测电路 | 第32-33页 |
| 2.4.2 有序统计类恒虚警检测电路 | 第33-34页 |
| 2.4.3 可变指数类恒虚警检测电路 | 第34-35页 |
| 2.5 点迹归并与凝聚技术 | 第35-39页 |
| 2.5.1 目标的多值性分析 | 第35-37页 |
| 2.5.2 点迹归并与分辨技术 | 第37-38页 |
| 2.5.3 点迹凝聚技术 | 第38-39页 |
| 2.6 算法实现方案 | 第39-42页 |
| 2.7 本章小结 | 第42-43页 |
| 第三章 高性能处理器与并行处理技术 | 第43-63页 |
| 3.1 多核数字信号处理器 | 第43-44页 |
| 3.2 基于RapidIO的数据交互网络 | 第44-49页 |
| 3.2.1 SRIO技术介绍 | 第44-47页 |
| 3.2.2 C6678的SRIO实现 | 第47-49页 |
| 3.3 基于SGMII的数据交互网络 | 第49-53页 |
| 3.3.1 网络协处理器 | 第50-52页 |
| 3.3.2 DSP与上位机UDP通信协议的实现 | 第52-53页 |
| 3.4 C6678的中断管理系统 | 第53-57页 |
| 3.4.1 C6678的中断体系 | 第53-56页 |
| 3.4.2 C6678的中断配置流程 | 第56-57页 |
| 3.5 多核并行处理技术的设计与实现 | 第57-61页 |
| 3.6 本章小结 | 第61-63页 |
| 第四章 信号处理软件的设计与实现 | 第63-79页 |
| 4.1 信号处理系统软件框架 | 第63-69页 |
| 4.1.1 系统任务的总体流程 | 第64-67页 |
| 4.1.2 DSP各核的任务流程 | 第67-69页 |
| 4.2 信号处理算法的设计与实现 | 第69-74页 |
| 4.3 同步机制 | 第74-75页 |
| 4.4 程序优化 | 第75-78页 |
| 4.4.1 C语言层面 | 第75-76页 |
| 4.4.2 编译器层面 | 第76-77页 |
| 4.4.3 内核层面 | 第77-78页 |
| 4.5 本章小结 | 第78-79页 |
| 第五章 总结与展望 | 第79-81页 |
| 5.1 工作总结 | 第79页 |
| 5.2 工作展望 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83-85页 |
| 作者简介 | 第85-86页 |
