基于FPGA的水声测距系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 引言 | 第9页 |
| 1.2 课题研究概况 | 第9-12页 |
| 1.2.1 水声测距技术发展概述 | 第9-11页 |
| 1.2.2 国内外发展现状 | 第11页 |
| 1.2.3 数字处理芯片选择 | 第11-12页 |
| 1.3 本文主要内容 | 第12-14页 |
| 第2章 测距系统原理与设计 | 第14-24页 |
| 2.1 同步钟法水声测距原理 | 第14-16页 |
| 2.2 关键技术分析 | 第16-17页 |
| 2.2.1 时延估计 | 第16页 |
| 2.2.2 抑制信道多途 | 第16-17页 |
| 2.2.3 多普勒效应补偿 | 第17页 |
| 2.3 同步发射信标 | 第17-21页 |
| 2.3.1 信标设计概述 | 第17-18页 |
| 2.3.2 扩频技术 | 第18-19页 |
| 2.3.3 PWM调制技术 | 第19-21页 |
| 2.4 相关接收机 | 第21-23页 |
| 2.4.1 匹配滤波原理 | 第21-22页 |
| 2.4.2 自适应门限设计 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第3章 系统硬件设计 | 第24-37页 |
| 3.1 系统设计参数指标 | 第24-25页 |
| 3.2 同步发射信标电路设计 | 第25-30页 |
| 3.2.1 总体电路设计 | 第25页 |
| 3.2.2 供电电路 | 第25-26页 |
| 3.2.3 控制芯片及其外围 | 第26-28页 |
| 3.2.4 功率放大电路 | 第28-30页 |
| 3.3 相关接收机电路设计 | 第30-36页 |
| 3.3.1 信号调理电路 | 第30-33页 |
| 3.3.2 数字处理电路 | 第33-35页 |
| 3.3.3 基于Nios Ⅱ的SOPC构建 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 系统软件设计及仿真 | 第37-45页 |
| 4.1 同步信标电路软件设计 | 第37-39页 |
| 4.1.1 同步对钟模块 | 第37-38页 |
| 4.1.2 PWM输出模块 | 第38-39页 |
| 4.2 接收机软件设计 | 第39-44页 |
| 4.2.1 匹配滤波模块 | 第40-42页 |
| 4.2.2 自适应门限模块 | 第42-43页 |
| 4.2.3 相关峰搜索 | 第43页 |
| 4.2.4 NiosⅡ串口通信 | 第43-44页 |
| 4.3 本章小结 | 第44-45页 |
| 第5章 水池试验结果分析 | 第45-50页 |
| 5.1 信标发射波形测试 | 第45-46页 |
| 5.2 接收机性能测试 | 第46-48页 |
| 5.3 测距结果和数据分析 | 第48-50页 |
| 结论 | 第50-51页 |
| 参考文献 | 第51-55页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第55-56页 |
| 致谢 | 第56-57页 |
| 附录 | 第57页 |
