| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外相关研究现状 | 第11-13页 |
| ·数字电视的发展现状 | 第11-12页 |
| ·串行数字接口相关设备的发展现状 | 第12-13页 |
| ·论文主要研究内容 | 第13-15页 |
| 第2章 数字视频信号的研究 | 第15-19页 |
| ·串行数字信号与SDI 接口 | 第15-16页 |
| ·T.M.D.S 信号与HDMI 接口 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 信号处理平台硬件结构的设计 | 第19-31页 |
| ·信号处理平台的技术指标要求 | 第19-20页 |
| ·输出端SDI 接口的指标要求 | 第19页 |
| ·HDMI 接口的要求 | 第19页 |
| ·信号处理部分的要求 | 第19-20页 |
| ·本课题面临的关键问题及解决方案 | 第20-22页 |
| ·信号质量的要求 | 第20页 |
| ·缓存时间及容量的要求 | 第20-21页 |
| ·处理器的选择 | 第21-22页 |
| ·系统平台整体方案的设计 | 第22-23页 |
| ·环路输出监看模块的设计 | 第22页 |
| ·音频解嵌格式转换及缓存延时模块的设计 | 第22-23页 |
| ·3G-SDI 信号处理电路的设计 | 第23-30页 |
| ·均衡及时钟恢复电路的设计 | 第23-25页 |
| ·环路输出线缆驱动电路的设计 | 第25-26页 |
| ·串并转换电路的设计 | 第26页 |
| ·电源模块的设计 | 第26-27页 |
| ·FPGA 配置电路 | 第27-29页 |
| ·控制电路的设计 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 3G-SDI 音频解嵌及格式转换模块的实现 | 第31-43页 |
| ·音频解嵌模块硬件结构设计 | 第31-32页 |
| ·音频解嵌的软件设计与实现 | 第32-39页 |
| ·嵌入式音频原理 | 第32-34页 |
| ·音频解嵌的FPGA 实现 | 第34-39页 |
| ·视频格式转换功能的设计 | 第39-42页 |
| ·视频格式转换的实现 | 第39-41页 |
| ·HDMI 输出接口的设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第5章 3G-SDI 高清数字视音频延时模块的设计 | 第43-56页 |
| ·模块的硬件设计 | 第43-49页 |
| ·SDRAM 时序特点 | 第45-47页 |
| ·存储单元访问 | 第47-49页 |
| ·SDRAM 控制器的设计 | 第49-53页 |
| ·初始化模块 | 第49-50页 |
| ·写操作模块 | 第50-51页 |
| ·读操作模块 | 第51-53页 |
| ·FIFO 的构建与设计 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 附录 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 攻读硕士学位期间发表的学术论文 | 第61-62页 |
| 致谢 | 第62页 |