| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-7页 |
| 第1章 图像压缩处理理论 | 第7-18页 |
| §1． 视频压缩编解解码标准的基本算法结构 | 第8-12页 |
| §1．1． 变换编码 | 第8-9页 |
| §1．2． 预测编码 | 第9-11页 |
| §1．3． 量化和反量化 | 第11-12页 |
| §1．4． 熵码 | 第12页 |
| §2． 算法分级理论 | 第12-13页 |
| §3． MPEG2及MPEG4 | 第13-18页 |
| §3．1． MPEG2协议 | 第13-14页 |
| §3．2． MPEG4协议 | 第14-16页 |
| §3．3． 视频压缩技术的发展趋势 | 第16-18页 |
| 第2章 实时性研究 | 第18-24页 |
| §1． 实时系统的特征及其对系统结构的要求 | 第18-19页 |
| §2． 实例：MPEG2 HDTV视频解码系统 | 第19-24页 |
| §2．1． HDTV视频解码系统实时性要求 | 第19-20页 |
| §2．2． 视频解码器结构概述 | 第20-22页 |
| §2．3． 基于数据驱动的专用HDTV视频解码器 | 第22-24页 |
| 第3章 用于图像处理SOC研究 | 第24-34页 |
| §1． 目前系统的发展方向——SoC | 第24-25页 |
| §2． SoC设计技术 | 第25-29页 |
| §2．1． 专利核IP的设计 | 第25-26页 |
| §2．2． 低功耗设计 | 第26页 |
| §2．3． 可测性设计技术 | 第26-27页 |
| §2．4． 深亚微米SOC的物理综合 | 第27页 |
| §2．5． SoC设计流程 | 第27-29页 |
| §3． 当前视频图像处理SoC的体系结构 | 第29-30页 |
| §4． 视频图像处理SoC两个瓶颈问题 | 第30-32页 |
| §4．1． 数据存储结构 | 第30-31页 |
| §4．2． Bus任务调度 | 第31-32页 |
| §5． 目前VLSI的技术限制，造成的SOC的结构设计受限 | 第32-34页 |
| 第4章 数据存储结构 | 第34-51页 |
| §1． PE的本地缓存结构及PE间互连结构 | 第35-40页 |
| §1．1． PE本地缓存结构 | 第35-36页 |
| §1．2． PE间的数据互连结构 | 第36-40页 |
| §2． 帧存结构 | 第40-48页 |
| §2．1． memtory物理结构 | 第40-43页 |
| §2．2． 实例：一种用SDRAM实现的通用MPEG2帧存结构 | 第43-47页 |
| §2．3． 可扩展的设计 | 第47-48页 |
| §3． 片外、片上MEMORY分析比较 | 第48-51页 |
| 第5章 BUS的调度 | 第51-63页 |
| §1． 实时图像处理系统MEMORY、BUS、PROCESSOR模型 | 第51-52页 |
| §2． 各种Bus调度理论分析 | 第52-55页 |
| §2．1． 固定优先级调度 | 第53-54页 |
| §2．2． 固定时隙分配FSA （Fixed Slot Allocation） | 第54-55页 |
| §2．3． 混合调度方案 | 第55页 |
| §3． 图像处理任务特征分析 | 第55-58页 |
| §3．1． 任务周期性分析 | 第55-56页 |
| §3．2． 数据处理的连贯性 | 第56-57页 |
| §3．3． 任务间的数据相关性 | 第57-58页 |
| §4． 图像处理BUS调度方案 | 第58页 |
| §5． 实例：MPEG2HDTV视频解码BUS调度 | 第58-63页 |
| §5．1． frame SDRAM bus的调度 | 第58-60页 |
| §5．2． BIU（external bus interface unit） | 第60-63页 |
| 第6章 实时HDTV视频解码SOC性能验证 | 第63-68页 |
| §1． 功能仿真 | 第63-67页 |
| §2． SoC性能 | 第67-68页 |
| §2．1． 芯片性能 | 第67页 |
| §2．2． 实时性能 | 第67-68页 |
| 总结与展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73页 |
