浮点融合乘加部件设计分析与尾数加电路定制设计
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-16页 |
| ·课题研究背景和意义 | 第11-13页 |
| ·浮点乘加部件设计的意义 | 第11-12页 |
| ·浮点乘加部件的产生和发展 | 第12-13页 |
| ·国内外研究现状 | 第13-15页 |
| ·本文组织结构 | 第15-16页 |
| 第二章 浮点数标准及运算 | 第16-23页 |
| ·IEEE-754浮点标准 | 第16-17页 |
| ·浮点加法运算 | 第17-19页 |
| ·浮点乘法运算 | 第19-20页 |
| ·浮点乘加运算 | 第20-22页 |
| ·本章总结 | 第22-23页 |
| 第三章 浮点融合乘加部件设计分析 | 第23-41页 |
| ·浮点融合乘加部件 | 第23-37页 |
| ·对阶移位 | 第23-24页 |
| ·尾数乘 | 第24-27页 |
| ·前导零预测(LZA) | 第27-28页 |
| ·规格化移位 | 第28页 |
| ·舍入 | 第28-30页 |
| ·高扇入逻辑的结构分析 | 第30-37页 |
| ·综合分析 | 第37-39页 |
| ·定制的必要性 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 浮点融合乘加部件中108位尾数加电路设计 | 第41-58页 |
| ·全定制设计的优点 | 第41-43页 |
| ·全定制设计流程 | 第43-45页 |
| ·加法器电路结构以及比较 | 第45-46页 |
| ·加法器设计 | 第46-55页 |
| ·组内实现 | 第46-52页 |
| ·进位选择结构的实现 | 第52页 |
| ·EAC结构的实现 | 第52-55页 |
| ·加法器结构分析 | 第55页 |
| ·电路设计尺寸分析 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 64位MAF尾数加版图设计与模拟验证 | 第58-68页 |
| ·版图层次化设计 | 第58-60页 |
| ·版图布局布线规划 | 第60-61页 |
| ·108位尾数加版图设计 | 第61-64页 |
| ·全定制模块功能及时序验证 | 第64-67页 |
| ·基于模块设计的验证流程 | 第64-66页 |
| ·设计的迭代 | 第66页 |
| ·模块版图设计后的性能分析 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 结束语 | 第68-70页 |
| ·课题工作总结 | 第68页 |
| ·未来工作展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 作者在学期间取得的学术成果 | 第74页 |
