| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·背景及意义 | 第10页 |
| ·频率合成技术概述 | 第10-13页 |
| ·本论文的结构安排 | 第13-15页 |
| 第二章 DDS 和 PLL 的混合式频率合成技术 | 第15-28页 |
| ·DDS 技术 | 第15-18页 |
| ·DDS | 第15-16页 |
| ·DDS 的性能分析 | 第16-18页 |
| ·锁相环技术 | 第18-20页 |
| ·锁相环的工作原理 | 第18-19页 |
| ·小数分频锁相频率合成器 | 第19-20页 |
| ·混合式频率合成器 | 第20-23页 |
| ·DDS 与 PLL 混频式 | 第20-21页 |
| ·DDS 激励 PLL 式 | 第21-22页 |
| ·PLL 内插 DDS 式 | 第22-23页 |
| ·三种方案的比较 | 第23-27页 |
| ·小结 | 第27-28页 |
| 第三章 DDS 激励 PLL 式的频率合成器的设计 | 第28-44页 |
| ·指标要求 | 第28页 |
| ·方案选择和设计 | 第28-29页 |
| ·DDS 设计部分 | 第29-34页 |
| ·DDS 芯片的选择 | 第29-31页 |
| ·DDS 外围滤波器的设计与仿真 | 第31-34页 |
| ·锁相环路模块的设计与仿真 | 第34-43页 |
| ·鉴相电路的设计 | 第34-38页 |
| ·环路滤波电路的设计 | 第38-39页 |
| ·YTO 驱动电路设计 | 第39-41页 |
| ·分频器设计 | 第41-43页 |
| ·小结 | 第43-44页 |
| 第四章 PLL 内插 DDS 式的频率合成器的设计 | 第44-52页 |
| ·指标要求 | 第44页 |
| ·方案选择和设计 | 第44-45页 |
| ·DDS 设计部分 | 第45-48页 |
| ·DDS 芯片的选择 | 第45-46页 |
| ·AD9912 外围滤波器的设计与仿真 | 第46-48页 |
| ·锁相环路模块的设计与仿真 | 第48-50页 |
| ·鉴相器电路设计 | 第48-49页 |
| ·环路滤波器的设计 | 第49-50页 |
| ·分频器的设计 | 第50页 |
| ·电源电路的设计 | 第50-51页 |
| ·小结 | 第51-52页 |
| 第五章 控制程序设计 | 第52-60页 |
| ·同步串行传输模式的程序设计 | 第52-55页 |
| ·YTO 预置端扫描控制程序的设计 | 第55-56页 |
| ·基于 PLL 内插 DDS 方案的单点频率输出的程序设计 | 第56-57页 |
| ·基于 DDS 激励 PLL 方案的扫描的频率源的程序设计 | 第57-59页 |
| ·小结 | 第59-60页 |
| 第六章 系统调试与测试结果 | 第60-72页 |
| ·硬件和控制程序的调试 | 第60-61页 |
| ·系统调试 | 第60页 |
| ·硬件问题及解决方法 | 第60-61页 |
| ·控制程序问题及解决方法 | 第61页 |
| ·结果及分析 | 第61-70页 |
| ·DDS 激励 PLL 方案的测试结果及分析 | 第61-65页 |
| ·PLL 内插 DDS 方案的测试结果及分析 | 第65-70页 |
| ·两种频率合成器的实物图 | 第70-72页 |
| 第七章 总结 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76-77页 |
