| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-19页 |
| ·背景及研究意义 | 第9-11页 |
| ·国内外发展和研究现状 | 第11-14页 |
| ·本文的研究思路和结构安排 | 第14-19页 |
| ·研究思路 | 第14-17页 |
| ·结构安排 | 第17-19页 |
| 第二章 芯片旁路攻击 | 第19-28页 |
| ·旁路攻击 | 第19-21页 |
| ·常见的旁路攻击类型 | 第21-23页 |
| ·功耗分析攻击 | 第21-22页 |
| ·电磁辐射攻击 | 第22页 |
| ·时间攻击 | 第22-23页 |
| ·常见的旁路攻击防御措施 | 第23-27页 |
| ·抗功耗分析攻击技术 | 第23-26页 |
| ·抗电磁辐射攻击技术 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 芯片功耗分析方法和流程设计 | 第28-46页 |
| ·芯片功耗泄露原理 | 第28-30页 |
| ·芯片功耗分析理论和模型 | 第30-33页 |
| ·芯片 DES 算法的差分功耗分析方法 | 第33-37页 |
| ·芯片 RSA 算法的简单功耗分析方法 | 第37-40页 |
| ·改进后的 MIST 随机模约减 RSA 算法的抗 SPA 攻击分析 | 第40-41页 |
| ·芯片功耗分析攻击流程设计 | 第41-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 芯片电磁辐射分析方法和流程设计 | 第46-52页 |
| ·芯片电磁辐射泄露原理 | 第46-47页 |
| ·芯片电磁辐射分析理论和模型 | 第47-48页 |
| ·芯片 DES 算法电磁辐射分析方法 | 第48-49页 |
| ·芯片电磁辐射分析攻击流程设计 | 第49-50页 |
| ·功耗分析和电磁辐射分析对比 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第五章 芯片功耗分析实现与结果分析 | 第52-65页 |
| ·芯片旁路攻击功耗分析实验平台 | 第52-54页 |
| ·芯片 DES 算法 DPA 攻击实现 | 第54-59页 |
| ·芯片 RSA 算法 SPA 攻击实现 | 第59-63页 |
| ·针对 MIST 随机模约减 RSA 算法的 SPA 攻击效果分析 | 第63页 |
| ·本章小结 | 第63-65页 |
| 第六章 芯片电磁辐射攻击实现与结果分析 | 第65-72页 |
| ·芯片旁路攻击电磁辐射实验平台 | 第65页 |
| ·芯片 DES 算法电磁辐射攻击实现 | 第65-71页 |
| ·本章小结 | 第71-72页 |
| 第七章 研究工作回顾及展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 符号与标记（附录 1） | 第77-79页 |
| 致谢 | 第79-80页 |
| 攻读硕士学位期间已发表或录用的论文 | 第80-82页 |