基于FPGA的数据加解密系统设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题的背景与意义 | 第9-10页 |
| ·国内外研究现状 | 第10-13页 |
| ·加密算法简介 | 第10-12页 |
| ·国内外研究现状 | 第12页 |
| ·加密算法硬件实现方式 | 第12-13页 |
| ·论文研究内容 | 第13页 |
| ·论文结构安排 | 第13-15页 |
| 第2章 系统开发环境 | 第15-30页 |
| ·FPGA简介 | 第15-19页 |
| ·FPGA基本工作原理 | 第15-16页 |
| ·FPGA设计流程 | 第16-19页 |
| ·系统硬件开发平台 | 第19-27页 |
| ·系统硬件资源 | 第19-22页 |
| ·XUPV2PRO主控板模块简介 | 第22-24页 |
| ·片内微处理器PowerPC简介 | 第24-27页 |
| ·系统开发工具ISE介绍 | 第27-29页 |
| ·仿真环境ModelSim简介 | 第29-30页 |
| 第3章 键盘接口原理 | 第30-35页 |
| ·PS/2通信协议 | 第30-32页 |
| ·PS/2设备到主机的通信 | 第30-31页 |
| ·主机到PS/2设备的通信 | 第31-32页 |
| ·PS/2键盘简介 | 第32-34页 |
| ·PS/2键盘 | 第32-33页 |
| ·PS/2键盘扫描码 | 第33-34页 |
| ·PS/2键盘与FPGA的通信 | 第34-35页 |
| 第4章 AES加密算法原理 | 第35-44页 |
| ·高级加密标准 | 第35页 |
| ·加密算法简介 | 第35-37页 |
| ·加解密基础知识 | 第35-36页 |
| ·算法原理介绍 | 第36-37页 |
| ·轮变换 | 第37-42页 |
| ·字节替代(SubBytes) | 第38-40页 |
| ·行移位(ShiftRows) | 第40页 |
| ·列混淆(MixColumns) | 第40-42页 |
| ·轮密钥加(AddRoundkey) | 第42页 |
| ·密钥扩展(KeyExpansion) | 第42-44页 |
| 第5章 加解密系统设计及实现 | 第44-51页 |
| ·加解密系统框图 | 第44页 |
| ·数据输入模块 | 第44-48页 |
| ·PS/2键盘驱动器模块 | 第44-47页 |
| ·数据缓存单元 | 第47-48页 |
| ·加解密模块 | 第48-51页 |
| ·加解密模块功能划分 | 第48页 |
| ·加解密模块设计 | 第48-51页 |
| 第6章 加解密系统的仿真与性能分析 | 第51-60页 |
| ·系统仿真分析 | 第51-53页 |
| ·下载配置 | 第53-58页 |
| ·系统性能分析 | 第58-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 研究生履历 | 第64-65页 |
