| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-18页 |
| ·数字通信系统的信道编码 | 第10-14页 |
| ·通信系统的基本组成 | 第10-11页 |
| ·信道编码 | 第11-14页 |
| ·连续相位调制技术 | 第14-15页 |
| ·带宽有效调制技术 | 第14页 |
| ·连续相位调制技术 | 第14-15页 |
| ·LDPC 联合CPM 的串行级联系统的提出 | 第15-16页 |
| ·基于CPM 的串行级联系统 | 第15-16页 |
| ·串行级联系统的系统框图 | 第16页 |
| ·本文的内容安排 | 第16-18页 |
| 第二章 LDPC 码的编译码原理 | 第18-30页 |
| ·LDPC 码的表示 | 第18-22页 |
| ·LDPC 码的二分图表示 | 第18-21页 |
| ·后验概率分布表示 | 第21-22页 |
| ·LDPC 码的译码算法 | 第22-25页 |
| ·因子图 | 第22-23页 |
| ·基于置信传播的算法（BP 算法） | 第23-25页 |
| ·LDPC 码校验矩阵的构造 | 第25-28页 |
| ·Gallager 构造法 | 第26页 |
| ·有限几何构造法 | 第26-28页 |
| ·LDPC 码的编码 | 第28-29页 |
| ·LDPC 码的高效编码 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 连续相位调制（CPM） | 第30-42页 |
| ·CPM 的基本概念 | 第30-31页 |
| ·CPM 信号的分解 | 第31-39页 |
| ·物理相位与倾斜相位 | 第31-36页 |
| ·无记忆调制器（MM）的输入 | 第36-38页 |
| ·连续相位编码器（CPE） | 第38-39页 |
| ·CPM 信号分解的意义 | 第39页 |
| ·CPM 信号的维特比（VITERBI）译码 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 LDPC 与MSK 的串行级联系统 | 第42-51页 |
| ·级联系统的构成 | 第42-47页 |
| ·BCJR 算法 | 第42-45页 |
| ·级联系统的联合迭代 | 第45-47页 |
| ·CPM LDPC 级联系统的性能分析 | 第47-50页 |
| ·MSK LDPC 级联系统与维特比译码的性能比较 | 第47-48页 |
| ·交织器对级联系统性能的影响 | 第48-49页 |
| ·不同迭代参数及LDPC 编码长度对性能的影响 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 LDPC 编译码器的FPGA 实现 | 第51-67页 |
| ·LDPC 的编码器实现 | 第51-58页 |
| ·编码器的实现算法 | 第51-52页 |
| ·编码器的整体结构与流水线 | 第52-54页 |
| ·矩阵的存储 | 第54页 |
| ·列向量加法器 | 第54-55页 |
| ·稀疏矩阵-列向量乘法器 | 第55-56页 |
| ·T逆矩阵－列向量乘法器 | 第56-58页 |
| ·LDPC 的译码器实现 | 第58-63页 |
| ·LDPC 译码器的整体设计 | 第58-60页 |
| ·LLR BP 的译码步骤 | 第60-62页 |
| ·校验节点消息处理单元(CNU) | 第62-63页 |
| ·变量节点消息处理单元(VNU) | 第63页 |
| ·设计流程与硬件平台 | 第63-66页 |
| ·LDPC 编译码器的设计流程 | 第63-65页 |
| ·硬件调试平台 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 攻读学位期间发表的学术论文 | 第71页 |