MIMO系统中空时分组码的FPGA设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·课题研究背景 | 第10-11页 |
| ·空时编码的研究现状 | 第11-13页 |
| ·本文章节安排 | 第13-14页 |
| 第2章 MIMO系统与空时编码技术 | 第14-32页 |
| ·MIMO系统原理与容量 | 第14-18页 |
| ·MIMO系统原理 | 第14-16页 |
| ·MIMO系统的信道容量 | 第16-18页 |
| ·空时编码技术及其设计准则 | 第18-22页 |
| ·空时编码原理 | 第18-20页 |
| ·空时编码设计准则 | 第20-22页 |
| ·空时分组码 | 第22-31页 |
| ·空时分组码编码 | 第22-26页 |
| ·空时分组码译码 | 第26-29页 |
| ·空时分组码的性能 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 空时分组码编码器的FPGA实现 | 第32-45页 |
| ·系统硬件平台简介 | 第32-34页 |
| ·空时分组码编码器的实现 | 第34-44页 |
| ·分频器的生成 | 第35-36页 |
| ·信源符号的生成 | 第36-38页 |
| ·调制器的实现 | 第38-41页 |
| ·空时编码矩阵的实现 | 第41-44页 |
| ·本章小结 | 第44-45页 |
| 第4章 空时分组码译码器的FPGA实现 | 第45-58页 |
| ·系统算法的简化 | 第45-48页 |
| ·一收译码器的实现 | 第48-54页 |
| ·分频器的产生 | 第49-50页 |
| ·实虚部的提取 | 第50-51页 |
| ·最大似然计算 | 第51页 |
| ·解映射的实现 | 第51-52页 |
| ·恢复串行码流 | 第52-54页 |
| ·三收译码器的实现 | 第54-56页 |
| ·本章小结 | 第56-58页 |
| 第5章 编译码系统性能测试 | 第58-65页 |
| ·测试方案 | 第58-59页 |
| ·误码率结果分析 | 第59-61页 |
| ·三发一收系统的结果分析 | 第59-60页 |
| ·三发三收系统的结果分析 | 第60-61页 |
| ·所用资源结果分析 | 第61-64页 |
| ·编码部分所用资源结果分析 | 第61-62页 |
| ·不同调制方式所用资源分析 | 第62-63页 |
| ·不同接收天线所用资源分析 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第6章 结论 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 研究生履历 | 第71页 |
