300MHz高性能DDS数字逻辑的ASIC设计
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 序论 | 第13-17页 |
| ·课题研究背景 | 第13-14页 |
| ·本文主要工作 | 第14-15页 |
| ·本文结构 | 第15-17页 |
| 第二章 DDS相关理论 | 第17-35页 |
| ·直接数字综合器 | 第17-21页 |
| ·传统的直接数字综合器 | 第17-19页 |
| ·具有调制功能的DDS结构 | 第19页 |
| ·正交输出的DDS结构 | 第19-20页 |
| ·数字Chirp DDS | 第20-21页 |
| ·间接数字综合器 | 第21-22页 |
| ·DDS中的杂散和噪声源 | 第22-27页 |
| ·与相位截断相关的寄生效应 | 第23-25页 |
| ·ROM中正弦采样的有限位精度 | 第25-27页 |
| ·ROM压缩算法 | 第27-33页 |
| ·正弦函数对称法 | 第27页 |
| ·正弦—相位差算法 | 第27-28页 |
| ·Sunderland结构 | 第28-29页 |
| ·Nicholas结构 | 第29-30页 |
| ·CORDIC算法 | 第30-32页 |
| ·常用ROM压缩算法比较 | 第32-33页 |
| ·ROM输出杂散减小技术 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 Taylor算法研究和改进 | 第35-46页 |
| ·泰勒级数 | 第35-36页 |
| ·泰勒级数定义 | 第35页 |
| ·正弦函数的泰勒展开式 | 第35-36页 |
| ·泰勒级数近似算法 | 第36-37页 |
| ·Taylor级数算法改进 | 第37-42页 |
| ·插值系数选择 | 第37-39页 |
| ·Taylor级数算法改进 | 第39-41页 |
| ·Taylor级数算法改进前后对比 | 第41-42页 |
| ·输出信噪比验证 | 第42-45页 |
| ·本章小节 | 第45-46页 |
| 第四章 改进型Taylor DDS电路设计 | 第46-58页 |
| ·改进型Taylor DDS的性能指标及总体结构 | 第46-47页 |
| ·输入数据产生模块设计 | 第47-49页 |
| ·地址产生模块设计 | 第49-54页 |
| ·模式选择模块 | 第49-51页 |
| ·频率调制模块 | 第51-52页 |
| ·相位调制模块 | 第52页 |
| ·扰动产生模块 | 第52-53页 |
| ·地址选择模块 | 第53-54页 |
| ·ROM模块设计 | 第54-56页 |
| ·地址寄存模块设计 | 第56页 |
| ·线性插值模块设计 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 DDS验证与实现 | 第58-77页 |
| ·基于标准单元的ASIC设计流程 | 第58-59页 |
| ·模块级验证 | 第59-68页 |
| ·输入数据产生模块验证 | 第59-61页 |
| ·地址产生模块验证 | 第61-65页 |
| ·ROM模块验证 | 第65-67页 |
| ·线性插值模块验证 | 第67-68页 |
| ·系统级验证 | 第68-70页 |
| ·DDS综合 | 第70-73页 |
| ·时序约束 | 第70-71页 |
| ·综合策略 | 第71-72页 |
| ·DDS综合结果 | 第72-73页 |
| ·综合后验证及后仿真 | 第73-74页 |
| ·布局布线与结果分析 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第六章 结束语 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 作者在学期间取得的学术成果 | 第82-83页 |
| 附录A M文件(输出正弦信号频谱) | 第83-84页 |
| 附录B DC综合约束文件 | 第84页 |
