基于FPGA的8位增强型CPU设计与验证
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-16页 |
| ·背景 | 第9页 |
| ·微处理器的发展与研究现状 | 第9-11页 |
| ·微处理器的发展和现状 | 第9-10页 |
| ·MCU的特点 | 第10-11页 |
| ·课题的研究方法及技术背景 | 第11-14页 |
| ·研究方法 | 第11页 |
| ·技术背景 | 第11-14页 |
| ·课题意义及工作内容 | 第14-15页 |
| ·主要内容 | 第15-16页 |
| 2 CPU的整体结构与设计思想 | 第16-21页 |
| ·CPU的整体结构 | 第16-18页 |
| ·CPU内核组成 | 第16-17页 |
| ·扩展接口控制器的结构 | 第17-18页 |
| ·设计思想 | 第18-21页 |
| 3 CPU内核设计 | 第21-30页 |
| ·CPU内核总体功能 | 第21页 |
| ·ALU模块设计 | 第21-25页 |
| ·加减法模块设计 | 第22-23页 |
| ·除法器模块 | 第23-24页 |
| ·乘法器模块 | 第24页 |
| ·十进制调整模块 | 第24-25页 |
| ·逻辑运算块 | 第25页 |
| ·逻辑控制块 | 第25页 |
| ·控制器设计 | 第25-29页 |
| ·控制器组成 | 第25-26页 |
| ·微程序的设计方法 | 第26-27页 |
| ·有限状机模块FSM | 第27-28页 |
| ·存储器管理模块 | 第28-29页 |
| ·存储器设计 | 第29-30页 |
| 4 CPU接口设计 | 第30-38页 |
| ·接口总述 | 第30页 |
| ·定时器/计数器接口设计 | 第30-32页 |
| ·工作模式 | 第30-31页 |
| ·实现原理 | 第31-32页 |
| ·串行接口 | 第32-33页 |
| ·工作模式 | 第32页 |
| ·实现原理 | 第32-33页 |
| ·中断接口设计 | 第33-38页 |
| ·概述 | 第33页 |
| ·实现原理 | 第33-38页 |
| 5 寻址方式与指令集 | 第38-47页 |
| ·寻址方式 | 第38-42页 |
| ·寄存器寻址 | 第38-39页 |
| ·直接寻址 | 第39-40页 |
| ·寄存器间接寻址 | 第40-41页 |
| ·立即寻址 | 第41页 |
| ·基址寄存器加变址寄存器间接寻址 | 第41-42页 |
| ·指令集 | 第42-47页 |
| ·分类及一般说明 | 第42页 |
| ·数据传送类指令 | 第42-43页 |
| ·算术操作类指令 | 第43-44页 |
| ·逻辑操作类指令 | 第44-45页 |
| ·控制程序转移类指令 | 第45-46页 |
| ·布尔变量操作类指令 | 第46-47页 |
| 6 扩展接口控制器设计 | 第47-57页 |
| ·扩展接口控制器控制器实现 | 第47-49页 |
| ·实现原理 | 第47页 |
| ·扩展接口控制器指令定义 | 第47-48页 |
| ·扩展接口控制器的实现过程 | 第48-49页 |
| ·DI接口设计 | 第49-51页 |
| ·测频方法讨论 | 第49-50页 |
| ·实现方法 | 第50-51页 |
| ·DI接口设计 | 第51-52页 |
| ·PWM介绍 | 第51页 |
| ·PWM实现 | 第51-52页 |
| ·SPI总线接口设计 | 第52-57页 |
| ·寄存器定义 | 第52-54页 |
| ·工作模式 | 第54-55页 |
| ·实现原理 | 第55-57页 |
| 7 综合和验证 | 第57-66页 |
| ·概述 | 第57页 |
| ·综合过程及结果 | 第57-58页 |
| ·验证流程 | 第58-59页 |
| ·软件综合仿真 | 第59-61页 |
| ·仿真目标 | 第59页 |
| ·Verilog HDL的textbench | 第59-60页 |
| ·仿真波形图及分析 | 第60-61页 |
| ·硬件验证 | 第61-66页 |
| ·硬件平台 | 第61-62页 |
| ·CPU内核验证方案 | 第62-65页 |
| ·扩展接口控制器验证方案 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录A 扩展接口控制器控制指令定义 | 第70-72页 |
| 附录B 扩展接口控制器部分测试程序 | 第72-74页 |
| 攻读硕士学位期间发表学术论文情况 | 第74-75页 |
| 致谢 | 第75-76页 |
