| 摘要 | 第1-3页 |
| ABSTRACT | 第3-4页 |
| 目录 | 第4-6页 |
| 第一章 绪论 | 第6-9页 |
| 1．1 A／D转换器的现状和发展趋势 | 第6-8页 |
| 1．2 论文的意义和工作背景 | 第8页 |
| 1．3 本文的主要工作和章节安排 | 第8-9页 |
| 第二章 流水线A／D转换器的原理和结构 | 第9-18页 |
| 2．1 流水线A／D转换器的基本工作原理 | 第9-14页 |
| 2．1．1 流水线A／D转换器的基本结构 | 第9-10页 |
| 2．1．2 每级1.5bit的流水线结构A／D转换器 | 第10-13页 |
| 2．1．3 数字校正原理 | 第13-14页 |
| 2．2 芯片的系统规划 | 第14-15页 |
| 2．3 A／D转换器的主要参数 | 第15-18页 |
| 第三章 流水线A／D转换器的系统分析 | 第18-27页 |
| 3．1 A／D转换器的系统噪声分析 | 第18-20页 |
| 3．1．1 热噪声 | 第18-19页 |
| 3．1．2 量化噪声 | 第19-20页 |
| 3．1．3 l／f噪声 | 第20页 |
| 3．2 A／D转换器级内运算放大器的系统误差分析 | 第20-27页 |
| 3．2．1 运放的增益对系统的影响 | 第21-24页 |
| 3．2．2 运放的带宽对系统的影响 | 第24-27页 |
| 第四章 流水线A／D转换器的电路模块实现 | 第27-55页 |
| 4．1 采样保持电路 | 第27-37页 |
| 4．1．1 CMOS采样开关 | 第27-30页 |
| 4．1．2 采样保持电路模块 | 第30-34页 |
| 4．1．3 MDAC电路模块 | 第34-37页 |
| 4．2 CMOS运放的实现 | 第37-43页 |
| 4．2．1 CMOS运放结构与选择 | 第37-40页 |
| 4．2．2 运放的具体电路和参数的确定 | 第40-42页 |
| 4．2．3 运放的偏置电路的实现 | 第42-43页 |
| 4．3 级内子ADC电路 | 第43-47页 |
| 4．3．1 动态比较器 | 第43-45页 |
| 4．3．2 编码电路的实现 | 第45-47页 |
| 4．4 数字校正电路的实现 | 第47-49页 |
| 4．5 时钟产生电路的实现 | 第49-51页 |
| 4．6 基准源电路的实现 | 第51-55页 |
| 第五章 流水线A／D转换器的性能仿真 | 第55-61页 |
| 5．1 模块电路的性能仿真 | 第55-58页 |
| 5．1．1 运算放大器 | 第55-56页 |
| 5．1．2 动态比较器 | 第56-58页 |
| 5．1．3 时钟电路 | 第58页 |
| 5．2 系统级性能仿真 | 第58-61页 |
| 第六章 结论与展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66页 |