| 目录 | 第1-13页 |
| 第一章 绪论 | 第13-25页 |
| ·技术和应用的发展要求新型计算机系统结构 | 第13-14页 |
| ·新型系统结构的比较 | 第14-19页 |
| ·多标量Multiscalar系统结构 | 第14-16页 |
| ·Trace处理器 | 第16-17页 |
| ·同时多线程 | 第17页 |
| ·单片多处理器 | 第17-18页 |
| ·几种系统结构的比较 | 第18-19页 |
| ·线程级并行的研究 | 第19-22页 |
| ·学术界对线程级并行的研究 | 第20-22页 |
| ·商用处理器中对线程级并行的支持 | 第22页 |
| ·论文研究内容 | 第22-23页 |
| ·创新点概要 | 第23-24页 |
| ·论文结构 | 第24-25页 |
| 第二章 系统结构的发展 | 第25-42页 |
| ·流水线技术 | 第25-29页 |
| ·数据相关 | 第27-28页 |
| ·控制相关 | 第28-29页 |
| ·结构相关 | 第29页 |
| ·超标量结构 | 第29-32页 |
| ·超标量带来的问题 | 第30页 |
| ·动态调度超标量 | 第30-32页 |
| ·多线程处理器的定义及优势 | 第32-34页 |
| ·利用线程级并行的必然性 | 第32页 |
| ·多线程处理器的定义 | 第32-33页 |
| ·多线程处理器相对单片多处理器的优势 | 第33-34页 |
| ·同时多线程的研究 | 第34-39页 |
| ·同时多线程SMT模型 | 第34-35页 |
| ·同时多线程的工作原理 | 第35-36页 |
| ·同时多线程中的取指策略 | 第36页 |
| ·同时多线程的寄存器文件 | 第36-37页 |
| ·同时多线程中同步机制 | 第37-38页 |
| ·同时多线程在商业机器中的应用 | 第38-39页 |
| ·前瞻性多线程结构 | 第39-40页 |
| ·本文的研究角度 | 第40-41页 |
| ·多线程处理器的设计空间 | 第40-41页 |
| ·本文的研究角度 | 第41页 |
| ·小结 | 第41-42页 |
| 第三章 ARMP处理器设计 | 第42-79页 |
| ·ARMP系统结构概述 | 第42-45页 |
| ·确定ARMP的指令集系统结构 | 第42-43页 |
| ·ARMP数据类型 | 第43页 |
| ·ARMP指令类型和指令格式 | 第43-44页 |
| ·寄存器模型 | 第44-45页 |
| ·ARMP流水线级数选择 | 第45-49页 |
| ·对数据相关和控制相关的处理 | 第49-52页 |
| ·数据相关的解决 | 第49-50页 |
| ·控制相关的解决 | 第50-52页 |
| ·取指令级设计 | 第52-57页 |
| ·建立正确的取指指针 | 第52-53页 |
| ·与MMU及cache的接口 | 第53-56页 |
| ·指令寄存器IR的设计 | 第56-57页 |
| ·主控状态机的设计 | 第57-64页 |
| ·简单指令 | 第57-58页 |
| ·复杂指令 | 第58页 |
| ·转移指令 | 第58-59页 |
| ·同步指令 | 第59页 |
| ·浮点指令 | 第59-60页 |
| ·访存指令 | 第60-62页 |
| ·中断 | 第62-64页 |
| ·译码部件的实现 | 第64-65页 |
| ·执行级设计概述 | 第65-66页 |
| ·ALU模块 | 第66-68页 |
| ·ALU模块的实现 | 第66-68页 |
| ·线性阵列乘法器的实现 | 第68-71页 |
| ·改进的WALLACE树方法实现乘法运算 | 第71-73页 |
| ·前导零计算 | 第73-74页 |
| ·中断处理 | 第74-78页 |
| ·中断识别 | 第74-75页 |
| ·中断服务 | 第75-76页 |
| ·浮点指针追踪 | 第76-77页 |
| ·保存返回地址 | 第77-78页 |
| ·小结 | 第78-79页 |
| 第四章 超标量处理器模型 | 第79-91页 |
| ·超标量处理器模型 | 第79-80页 |
| ·处理器参数的选择 | 第80-81页 |
| ·流水线操作 | 第81页 |
| ·取指 | 第81-82页 |
| ·转移部件 | 第82-83页 |
| ·寄存器重命名 | 第83-85页 |
| ·使用寄存器重命名消除伪相关 | 第83-84页 |
| ·寄存器重命名的实现 | 第84-85页 |
| ·发射队列 | 第85-86页 |
| ·活动表 | 第86-87页 |
| ·访存队列 | 第87-88页 |
| ·中断恢复 | 第88-90页 |
| ·精确中断 | 第88-89页 |
| ·精确中断的实现 | 第89-90页 |
| ·ARMP与ARMP-V2的比较 | 第90页 |
| ·小结 | 第90-91页 |
| 第五章 指令发射的改进设计 | 第91-105页 |
| ·发射逻辑 | 第91-94页 |
| ·对发射逻辑的改进 | 第94-103页 |
| ·传统发射逻辑的不足 | 第94-96页 |
| ·发射使能表(IET-Issue Enable Table)方案 | 第96-97页 |
| ·IET方案的优缺点分析 | 第97-99页 |
| ·高效相关阵列EDM(Effective Dependence Matrix)方案 | 第99-102页 |
| ·EDM方案的分析 | 第102-103页 |
| ·适合多线程处理器的发射队列表项分配 | 第103-104页 |
| ·小结 | 第104-105页 |
| 第六章 置信度评估方案 | 第105-133页 |
| ·转移预测的必要性 | 第105页 |
| ·转移预测方案 | 第105-113页 |
| ·动态预测方案 | 第106-108页 |
| ·索引方案 | 第108-110页 |
| ·组合预测方案 | 第110-112页 |
| ·更新方案 | 第112-113页 |
| ·置信度评估 | 第113-119页 |
| ·置信度评估方案 | 第114-115页 |
| ·规约函数的选择 | 第115-116页 |
| ·JRS置信度估计方案 | 第116页 |
| ·置信度评估中使用的评测参数 | 第116-119页 |
| ·误预测的集群性 | 第119-124页 |
| ·仿真工具及仿真参数 | 第119-120页 |
| ·误预测集群性的仿真策略及仿真结果 | 第120-124页 |
| ·DCR(DECREASE CONSTANT OR RESET)置信度评估方案 | 第124-126页 |
| ·DCR置信度评估方案的结构 | 第124-125页 |
| ·DCR置信度评估方案的规约函数 | 第125-126页 |
| ·仿真策略 | 第126页 |
| ·不同置信度评估方案的比较 | 第126-132页 |
| ·与JRS方案的比较 | 第126-128页 |
| ·与MDC方案的比较 | 第128-129页 |
| ·改变阈值对置信度评估的影响 | 第129-131页 |
| ·计数器位宽对置信度评估的影响 | 第131-132页 |
| ·小结 | 第132-133页 |
| 第七章 选择性双路径执行 | 第133-148页 |
| ·转移误预测损失 | 第133-135页 |
| ·转移误预测的影响增加 | 第133-134页 |
| ·减少转移误预测损失 | 第134-135页 |
| ·多路径执行 | 第135-137页 |
| ·启动多路径执行的时机 | 第135-137页 |
| ·采用选择性双路径执行的原因 | 第137-138页 |
| ·选择性双路径执行的机制 | 第138-141页 |
| ·结构变化 | 第139-140页 |
| ·选择性双路径的创建 | 第140页 |
| ·选择置信度评估的评测参数 | 第140-141页 |
| ·选择性双路径执行系统结构 | 第141-147页 |
| ·选择性双路径执行时需要的标识 | 第141-143页 |
| ·选择性双路径执行时的实现策略 | 第143-147页 |
| ·解决存储器相关的硬件结构 | 第147页 |
| ·小结 | 第147-148页 |
| 第八章 结论 | 第148-150页 |
| 致谢 | 第150-151页 |
| 博士期间发表的论文和参加的工作 | 第151-153页 |
| 参考文献 | 第153-165页 |
