| 英文摘要 | 第1-8页 |
| 第一章 绪言 | 第8-11页 |
| 1．1 数字电视是电视发展的必然趋势 | 第8-9页 |
| 1．2 发展国产CA系统的意义 | 第9-10页 |
| 1．3 本论文所研究的内容 | 第10-11页 |
| 第二章 MPEG-2标准和DVB标准 | 第11-23页 |
| 2．1 MPEG-2标准概述 | 第11-20页 |
| 2．1．1 MPEG-2的系统复接技术 | 第12-13页 |
| 2．1．2 MPEG-2传送系统结构 | 第13-14页 |
| 2．1．3 MPEG-2的TS码流的包格式和功能 | 第14-20页 |
| 2．1．3．1 传送流分组首部的各部分含义 | 第14-16页 |
| 2．1．3．2 有效负载 | 第16-20页 |
| 2．2 数字视频广播DVB | 第20-23页 |
| 2．2．1 DVB概述 | 第20页 |
| 2．2．2 DVB对加扰系统和密钥管理系统的进一步规定 | 第20-22页 |
| 2．2．3 DVB中的业务信息（SI） | 第22-23页 |
| 第三章 DVB条件接收系统 | 第23-31页 |
| 3．1 有条件接收系统的目的 | 第23页 |
| 3．2 有条件接收系统的两个组成部分 | 第23页 |
| 3．3 有条件接收系统的系统原理 | 第23-25页 |
| 3．3．1 伪随机序列（Pseudorandombinary sequence――PRBS） | 第24页 |
| 3．3．2 发送端的加扰/加密 | 第24-25页 |
| 3．3．3 接收端的解扰/解密 | 第25页 |
| 3．3．4 偶密钥和奇密钥 | 第25页 |
| 3．4 同密系统和多密系统 | 第25-27页 |
| 3．4．1 同密系统 | 第26-27页 |
| 3．4．2 多密系统 | 第27页 |
| 3．5 智能卡（SMART CARD）概述 | 第27-31页 |
| 第四章 密码学的相关原理与安全性 | 第31-38页 |
| 4．1 密码体制的安全性 | 第31-32页 |
| 4．1．1 完善保密性 | 第31页 |
| 4．1．2 计算安全性 | 第31页 |
| 4．1．3 完善保密性和计算安全性的比较 | 第31-32页 |
| 4．1．4 对保密系统的攻击类型 | 第32页 |
| 4．2 对称密码系统与非对称密码系统 | 第32-33页 |
| 4．2．1 对称加密系统 | 第32页 |
| 4．2．2 公开密钥加密系统 | 第32页 |
| 4．2．3 对称加密系统和公开密钥加密系统的对比 | 第32-33页 |
| 4．3 对称密码体制的安全性 | 第33-38页 |
| 4．3．1 密钥长度 | 第33-34页 |
| 4．3．2 序列密码 | 第34-35页 |
| 4．3．3 分组密码 | 第35-37页 |
| 4．3．3．1 分组密码的设计准则 | 第35-36页 |
| 4．3．3．2 分组密码的设计技巧 | 第36-37页 |
| 4．3．4 DVB通用解扰算法的探讨 | 第37-38页 |
| 第五章 本课题的方案论证，芯片资源及开发环境 | 第38-49页 |
| 5．1 本课题的设计要求 | 第38页 |
| 5．2 本课题的方案选择 | 第38-39页 |
| 5．3 可编程芯片的选择 | 第39-46页 |
| 5．3．1 Spartan-II系列FPGA的基本结构原理 | 第40-45页 |
| 5．3．2 本课题对SpantanII芯片的选择 | 第45-46页 |
| 5．4． EDA设计环境及语言 | 第46-49页 |
| 5．4．1 EDA设计环境 | 第46-48页 |
| 5．4．2 verilogHDL语言简介 | 第48-49页 |
| 第六章 本课题的设计实现 | 第49-66页 |
| 6．1 自上而下（TOP-DOWN）的设计原则 | 第49页 |
| 6．2 本课题的系统构建 | 第49-50页 |
| 6．3 TS包的过滤与标识模块设计 | 第50-53页 |
| 6．3．1 TS包的过滤与标识模块完成的功能 | 第50页 |
| 6．3．2 TS包的过滤与标识模块的结构 | 第50-52页 |
| 6．3．3 TS包的过滤与标识模块的实现结果 | 第52-53页 |
| 6．3．3．1 TS包的过滤与标识模块的资源占用情况 | 第52页 |
| 6．3．3．2 TS包的过滤与标识模块的仿真波形 | 第52-53页 |
| 6．4 解扰算法实现模块 | 第53-58页 |
| 6．4．1 CW接收，存储，变换模块 | 第53-55页 |
| 6．4．1．1 CW接收，存储，变换模块实现的功能 | 第53页 |
| 6．4．1．2 CW接收，存储，变换模块的结构 | 第53-54页 |
| 6．4．1．3 CW接收，存储，变换模块的实现结果 | 第54-55页 |
| 6．4．2 解扰算法实现的核心模块 | 第55-56页 |
| 6．4．3 解扰算法实现模块的总体结果 | 第56-58页 |
| 6．4．3．1 模块资源占用情况 | 第56-57页 |
| 6．4．3．2 模块仿真波形 | 第57-58页 |
| 6．5 输出模块的设计 | 第58-59页 |
| 6．5．1 输出模块的实现框图 | 第58页 |
| 6．5．2 输出模块的实现情况 | 第58-59页 |
| 6．5．2．1 输出模块的资源占用情况 | 第58页 |
| 6．5．2．2 模块的仿真波形 | 第58-59页 |
| 6．6 FPGA系统的总体实现情况 | 第59-62页 |
| 6．6．1 系统布局报告（节选） | 第59-60页 |
| 6．6．2 系统资源占用情况报告（节选） | 第60页 |
| 6．6．3 系统时序分析报告（节选） | 第60-61页 |
| 6．6．4 系统总体仿真波形 | 第61-62页 |
| 6．7 讨论与结论 | 第62-66页 |
| 6．7．1 对本课题实施情况的评估 | 第62页 |
| 6．7．2 设计实践过程中的经验与启示 | 第62-66页 |
| 6．7．2．1 合理规划系统的是设计的关键 | 第62-63页 |
| 6．7．2．2 在模块设计中应注意的问题 | 第63-66页 |
| 第七章 硬件测试平台的搭建 | 第66-71页 |
| 7．1 PCI总线概述 | 第66-67页 |
| 7．1．1 PCI总线信号 | 第66页 |
| 7．1．2 PCI总线协议 | 第66-67页 |
| 7．1．3 PCI配置空间 | 第67页 |
| 7．2 硬件测试平台 | 第67-71页 |
| 7．2．1 系统构成 | 第67-68页 |
| 7．2．2 系统简介 | 第68-71页 |
| 第八章 结语 | 第71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-73页 |
