| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·选题背景 | 第7页 |
| ·国内外研究现状 | 第7-9页 |
| ·本论文主要研究工作 | 第9-11页 |
| ·本文的主要研究工作 | 第9页 |
| ·本文的组织结构 | 第9-11页 |
| 第二章 DDR SDRAM原理以及系统设计方案 | 第11-21页 |
| ·DDR SDRAM的发展过程 | 第11-13页 |
| ·内存体系结构发展历程 | 第11-12页 |
| ·DDR SDRAM的体系结构 | 第12-13页 |
| ·DDR SDRAM的原理 | 第13-18页 |
| ·DDR SDRAM概述 | 第13-14页 |
| ·DDR接口管脚说明 | 第14-16页 |
| ·DDR上电初始化过程 | 第16-17页 |
| ·DDR状态控制图 | 第17-18页 |
| ·接口模块开发方案 | 第18-21页 |
| ·接口模块需求 | 第18页 |
| ·接口模块设计规划 | 第18-19页 |
| ·软件实施方案 | 第19-21页 |
| 第三章 基于STRATIXIIGX系列FPGA的DDR2 接口的FIFO工程设计 | 第21-37页 |
| ·系统概述 | 第21-31页 |
| ·系统结构 | 第21-22页 |
| ·Altera DDR2 IP Core简介 | 第22-25页 |
| ·状态控制模块（ddr2_state_ctrl） | 第25-28页 |
| ·地址产生模块（ddr2_addr_gen） | 第28-29页 |
| ·写方向数据选择（wr_data_sel）和读方向数据选择（rd_data_sel） | 第29-30页 |
| ·数据缓存单元 | 第30-31页 |
| ·系统模块仿真 | 第31-37页 |
| ·激励模块介绍 | 第31-32页 |
| ·顶层模块仿真情况 | 第32-33页 |
| ·ddr2_ip_core模块仿真情况 | 第33-34页 |
| ·ddr2_state_ctrl子模块仿真情况 | 第34-35页 |
| ·仿真情况总结 | 第35-37页 |
| 第四章 chipscope软件平台下的在线调试与关键技术 | 第37-57页 |
| ·chipscope在线调试平台 | 第37-49页 |
| ·chipscope软件简介 | 第37-38页 |
| ·生成正确的chipScope文件 | 第38-39页 |
| ·正确的配置chipScope相关选项 | 第39-44页 |
| ·分析chipScope信号 | 第44-49页 |
| ·模块在线调试分析 | 第49-51页 |
| ·关键技术及总结 | 第51-57页 |
| ·流水线处理技术 | 第51-53页 |
| ·通道复位抗干扰技术 | 第53页 |
| ·状态机相关问题 | 第53-57页 |
| 第五章 结束语 | 第57-59页 |
| （1） 本文所做工作 | 第57页 |
| （2） 进一步的研究工作 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 在读期间的研究成果 | 第63-64页 |
