| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 引言 | 第12-17页 |
| ·理论背景 | 第12-14页 |
| ·数字通信系统的基本模型 | 第12-13页 |
| ·信道编码 | 第13-14页 |
| ·本论文的项目背景及研究的意义和主要内容 | 第14-16页 |
| ·项目背景及研究的意义 | 第14-15页 |
| ·论文的主要贡献和内容安排 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第二章 Turbo乘积码的编译码原理 | 第17-27页 |
| ·引言 | 第17页 |
| ·线性分组码 | 第17-19页 |
| ·Turbo乘积码的编译码原理 | 第19-22页 |
| ·Turbo乘积码子码的选择 | 第19-20页 |
| ·Turbo乘积码的编码结构 | 第20-22页 |
| ·Turbo乘积码的译码原理 | 第22-26页 |
| ·Turbo乘积码的译码能力 | 第22-23页 |
| ·Turbo乘积码的译码算法 | 第23-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 Turbo乘积码的Chase迭代译码算法 | 第27-42页 |
| ·最大似然译码 | 第27-29页 |
| ·Chase译码算法 | 第29-33页 |
| ·Chase译码算法原理 | 第29-30页 |
| ·Chase译码算法的实现过程 | 第30-33页 |
| ·迭代译码算法 | 第33-37页 |
| ·硬判决码字的可靠性计算 | 第33-35页 |
| ·Turbo乘积码的迭代译码算法 | 第35-37页 |
| ·Turbo乘积码译码参数对性能的影响 | 第37-40页 |
| ·选择不同子码的Turbo乘积码性能分析 | 第37-38页 |
| ·不同迭代次数对Turbo乘积码译码性能的影响 | 第38-39页 |
| ·测试序列个数对Turbo乘积码译码性能的影响 | 第39-40页 |
| ·本章小结 | 第40-42页 |
| 第四章 改进的Chase迭代译码算法 | 第42-55页 |
| ·Turbo乘积码译码算法的研究情况 | 第42页 |
| ·快速Chase译码算法原理 | 第42-46页 |
| ·测试图样的设计 | 第42-43页 |
| ·校正子的计算 | 第43-45页 |
| ·快速Chase译码算法与传统Chase译码算法的性能比较 | 第45-46页 |
| ·一种改进的Chase译码算法 | 第46-54页 |
| ·改进的Chase译码算法原理 | 第46-52页 |
| ·改进Chase译码算法的性能与复杂度比较 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 Turbo乘积码编译码的硬件实现 | 第55-65页 |
| ·AHA4501内部寄存器功能 | 第55-58页 |
| ·Turbo乘积码的编译码硬件实现 | 第58-64页 |
| ·硬件系统框图 | 第58页 |
| ·AHA4501芯片初始化 | 第58-60页 |
| ·初始化程序流程 | 第60-62页 |
| ·初始化实现结果 | 第62页 |
| ·Turbo乘积码编译码的实现 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 总结 | 第65-67页 |
| ·本文主要工作和贡献 | 第65-66页 |
| ·下一步工作建议 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 硕士研究生期间的研究成果 | 第72-73页 |
| 个人简历 | 第73页 |