一种基于多FPGA的逻辑划分方法的研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景 | 第16-18页 |
| 1.1.1 论文研究背景 | 第16页 |
| 1.1.2 集成电路验证的发展 | 第16-18页 |
| 1.1.3 LTE简介 | 第18页 |
| 1.2 研究现状 | 第18-19页 |
| 1.3 研究内容 | 第19-22页 |
| 1.3.1 论文研究目的和方法 | 第19页 |
| 1.3.2 论文研究贡献 | 第19页 |
| 1.3.3 论文组织结构 | 第19-22页 |
| 第二章 多FPGA原型验证与AHB总线 | 第22-38页 |
| 2.1 FPGA原型验证 | 第22-30页 |
| 2.1.1 FPGA基本原理 | 第22-24页 |
| 2.1.2 FPGA原型验证流程 | 第24-28页 |
| 2.1.3 FPGA型号选择 | 第28-30页 |
| 2.2 多FPGA原型验证 | 第30-33页 |
| 2.2.1 多FPGA原型验证目的 | 第30-33页 |
| 2.2.2 多FPGA原型验证面临的挑战 | 第33页 |
| 2.3 AHB总线协议 | 第33-37页 |
| 2.4 本章小结 | 第37-38页 |
| 第三章 多FPGA原型验证系统接口设计 | 第38-46页 |
| 3.1 MultilayerAHB | 第38-41页 |
| 3.1.1 MultilayerAHB结构和原理 | 第38-39页 |
| 3.1.2 MultilayerAHB实现 | 第39-41页 |
| 3.2 环形总线 | 第41-42页 |
| 3.3 接口模块设计整体结构 | 第42-43页 |
| 3.4 串并转换模块 | 第43-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 数据传输与时钟管理 | 第46-56页 |
| 4.1 数据传输 | 第46-49页 |
| 4.1.1 数据传输错误的分析 | 第46-47页 |
| 4.1.2 确保数据正确传输的设计 | 第47-49页 |
| 4.2 时钟管理 | 第49-54页 |
| 4.2.1 跨时钟域问题 | 第49页 |
| 4.2.2 多FPGA时钟同步管理 | 第49-50页 |
| 4.2.3 复位信号同步 | 第50-54页 |
| 4.3 本章小结 | 第54-56页 |
| 第五章 原型验证平台的搭建与功能测试 | 第56-76页 |
| 5.1 原型验证软件平台 | 第56-58页 |
| 5.1.1 设计输入GMC | 第56-57页 |
| 5.1.2 验证效率 | 第57-58页 |
| 5.2 原型验证硬件平台的搭建 | 第58-61页 |
| 5.3 功能测试 | 第61-74页 |
| 5.3.1 原型验证环境 | 第61页 |
| 5.3.2 测试用例 | 第61-62页 |
| 5.3.3 Multilayer仿真结果 | 第62-63页 |
| 5.3.4 接口模块仿真结果 | 第63-67页 |
| 5.3.5 复位信号仿真结果 | 第67-68页 |
| 5.3.6 数据传输与时钟管理仿真结果 | 第68-71页 |
| 5.3.7 板级测试结果 | 第71-72页 |
| 5.3.8 Vivado分析结果 | 第72-74页 |
| 5.4 本章小结 | 第74-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 附录A AHB.XML代码 | 第78-82页 |
| 附录B GMC.XML代码 | 第82-84页 |
| 附录C TCL脚本 | 第84-88页 |
| 参考文献 | 第88-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |
