| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-16页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状及发展趋势 | 第9-14页 |
| 1.2.1 载波捕获及跟踪的国内外研究现状 | 第9-11页 |
| 1.2.2 位同步的国内外研究现状 | 第11-13页 |
| 1.2.3 高增益信道编码国内外研究现状 | 第13-14页 |
| 1.3 本文的主要研究内容 | 第14-16页 |
| 第2章 高动态、低信噪比跳频同步接收总体方案 | 第16-21页 |
| 2.1 引言 | 第16页 |
| 2.2 总体研究方案 | 第16-20页 |
| 2.2.1 算法方案 | 第16-18页 |
| 2.2.2 硬件方案 | 第18-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第3章 高动态、低信噪比跳频信号同步方法研究 | 第21-34页 |
| 3.1 引言 | 第21页 |
| 3.2 高动态、低信噪比条件下的信号捕获技术 | 第21-23页 |
| 3.3 高动态、低信噪比条件下的位同步技术 | 第23-29页 |
| 3.4 跳频信号高动态环境下的载波跟踪技术 | 第29-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第4章 高动态、低信噪比跳频信号的高增益码研究 | 第34-53页 |
| 4.1 引言 | 第34页 |
| 4.2 BCH编译码 | 第34-38页 |
| 4.2.1 BCH编码 | 第34-35页 |
| 4.2.2 BCH译码 | 第35-38页 |
| 4.3 LDPC编译码 | 第38-50页 |
| 4.3.1 LDPC编码 | 第38-40页 |
| 4.3.2 LDPC译码 | 第40-50页 |
| 4.4 BCH+LDPC级联码联合仿真 | 第50-52页 |
| 4.5 本章小结 | 第52-53页 |
| 第5章 基于硬件平台的跳频同步接收算法测试与验证 | 第53-58页 |
| 5.1 引言 | 第53页 |
| 5.2 高动态、低信噪比跳频硬件平台设计 | 第53-54页 |
| 5.3 LDPC译码的FPGA实现 | 第54-55页 |
| 5.4 高动态、低信噪比跳频同步接收方案测试验证系统 | 第55-56页 |
| 5.5 测试结果及分析 | 第56-57页 |
| 5.6 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第63-65页 |
| 致谢 | 第65-66页 |
| 个人简历 | 第66页 |