摘要 | 第3-5页 |
ABSTRACT | 第5-6页 |
1 第一章 绪论 | 第13-29页 |
1.1 引言 | 第13-14页 |
1.2 HEVC视频压缩编码标准简介 | 第14-17页 |
1.2.1 HEVC视频编码标准的一些基本概念 | 第14-16页 |
1.2.2 HEVC视频编码框架 | 第16-17页 |
1.3 HEVC视频编码关键技术 | 第17-25页 |
1.3.1 帧内预测 | 第17-18页 |
1.3.2 帧间预测 | 第18-22页 |
1.3.3 环路滤波 | 第22-24页 |
1.3.4 并行处理结构 | 第24-25页 |
1.4 视频转码算法研究现状 | 第25-27页 |
1.4.1 转码器结构体系 | 第25-26页 |
1.4.2 转码算法 | 第26-27页 |
1.5 研究工作和成果 | 第27-28页 |
1.6 本文内容安排与结构 | 第28-29页 |
2 第二章 HEVC去块滤波和模式判决转码算法分析 | 第29-45页 |
2.1 HEVC去块滤波模块 | 第29-38页 |
2.1.1 HEVC去块滤波模块与H.264标准分析对比 | 第29-30页 |
2.1.2 HEVC标准中的去块滤波流程 | 第30-38页 |
2.2 HEVC去块滤波软件实现现状 | 第38-41页 |
2.2.1 HM参考软件编码器中的实现 | 第38-39页 |
2.2.2 X265开源软件编码器中的实现 | 第39-41页 |
2.3 H.264转HEVC模式判决转码算法研究现状 | 第41-43页 |
2.3.1 利用MVVD进行模式判决的转码算法 | 第41-42页 |
2.3.2 利用PS-RDO模型的模式判决转码算法 | 第42-43页 |
2.4 本章小结 | 第43-45页 |
3 第三章 基于众核平台的HEVC编码器滤波模块并行设计与实现 | 第45-65页 |
3.1 Tile众核平台简介 | 第45-47页 |
3.1.1 Tile-Gx36处理器简介 | 第45-46页 |
3.1.2 Tilera任务调度器 | 第46-47页 |
3.2 去块滤波CTU级别并行方案设计 | 第47-53页 |
3.2.1 编码器并行方案 | 第47-48页 |
3.2.2 去块滤波功能分解方案 | 第48-49页 |
3.2.3 去块滤波CTU级别数据分解方案 | 第49-53页 |
3.3 基于众核处理器的并行滤波实现 | 第53-60页 |
3.3.1 去块滤波执行流程 | 第53-55页 |
3.3.2 去块滤波存储设计 | 第55-60页 |
3.4 性能仿真与分析 | 第60-64页 |
3.4.1 去块滤波对RD性能影响 | 第60-63页 |
3.4.2 去块滤波运算复杂度仿真与分析 | 第63-64页 |
3.5 本章小结 | 第64-65页 |
4 第四章 H.264转码HEVC模式判决算法 | 第65-91页 |
4.1 H.264转码HEVC关键 | 第65-67页 |
4.1.1 HEVC模式判决流程 | 第65-67页 |
4.1.2 模式判决转码关键和难点 | 第67页 |
4.2 残差同质性和运动同质性 | 第67-70页 |
4.3 基于残差同质性的模式判决转码算法设计 | 第70-77页 |
4.3.1 Depth为0和 1 时的快速PU模式判决 | 第72-74页 |
4.3.2 Depth为0和 1 时基于zero SAR的快速CU分割模式判决 | 第74-75页 |
4.3.3 Depth为2和 3 时基于模式映射的快速预测单元模式判决 | 第75-77页 |
4.4 基于预测同质性的模式判决转码算法设计 | 第77-83页 |
4.4.1 包含Intra模式时快速算法 | 第80页 |
4.4.2 基于预测同质性的快速PU模式判决 | 第80-82页 |
4.4.3 基于 2Nx2N模式的CBF的快速CU提前终止分割 | 第82-83页 |
4.5 H.264转码HEVC模式判决算法仿真实验及结果 | 第83-89页 |
4.5.1 实验平台和仿真实验参数设置 | 第83页 |
4.5.2 转码性能评价指标 | 第83-84页 |
4.5.3 算法分类识别准确性分析 | 第84-85页 |
4.5.4 转码仿真结果性能分析 | 第85-89页 |
4.6 本章小结 | 第89-91页 |
5 第五章 总结与展望 | 第91-95页 |
5.1 总结 | 第91-92页 |
5.2 展望 | 第92-95页 |
参考文献 | 第95-99页 |
致谢 | 第99-101页 |
攻读硕士学位期间已发表或录用的论文 | 第101-103页 |