用于数字示波器的处理器平台设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 数字示波器发展概况 | 第8-10页 |
| 1.2 国内外数字示波器的研究现状 | 第10-11页 |
| 1.3 课题背景及研究的目的和意义 | 第11页 |
| 1.4 本文主要工作和结构安排 | 第11-13页 |
| 第2章 用于数字示波器的处理器平台总体设计 | 第13-23页 |
| 2.1 数字示波器主要技术参数及指标 | 第13-15页 |
| 2.2 数字示波器的主要技术 | 第15-19页 |
| 2.2.1 采样 | 第15-17页 |
| 2.2.2 内插技术 | 第17-19页 |
| 2.3 ARM处理器 | 第19-20页 |
| 2.3.1 ARM处理器简要介绍 | 第19页 |
| 2.3.2 ARM处理器体系结构介绍 | 第19-20页 |
| 2.4 数字示波器处理器平台总体设计方案 | 第20-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 处理器平台核心板硬件电路设计 | 第23-31页 |
| 3.1 触摸屏接口 | 第24页 |
| 3.2 DDR3 接口 | 第24-26页 |
| 3.3 FLASH接口 | 第26-28页 |
| 3.4 LCD与LVDS接口 | 第28-30页 |
| 3.5 本章小结 | 第30-31页 |
| 第4章 核心板外围接口电路设计 | 第31-42页 |
| 4.1 串行接口 | 第31-32页 |
| 4.2 SDIO接口 | 第32-36页 |
| 4.3 以太网接口 | 第36-37页 |
| 4.4 USB接口 | 第37-40页 |
| 4.5 C2C接口 | 第40-41页 |
| 4.6 本章小结 | 第41-42页 |
| 第5章 核心板印制电路板设计 | 第42-56页 |
| 5.1 印制板总体设计 | 第42-44页 |
| 5.2 高速数字电路设计 | 第44-48页 |
| 5.2.1 系统设计 | 第44页 |
| 5.2.2 电源接地设计 | 第44-45页 |
| 5.2.3 阻抗匹配设计 | 第45页 |
| 5.2.4 防止地弹 | 第45-46页 |
| 5.2.5 减小串扰 | 第46-47页 |
| 5.2.6 减小电磁干扰 | 第47-48页 |
| 5.3 DDR控制器 | 第48-52页 |
| 5.3.1 DDR命令 | 第48-49页 |
| 5.3.2 初始化状态机设计 | 第49-51页 |
| 5.3.3 READ/WRITE状态机设计 | 第51-52页 |
| 5.4 DDR电路设计及等长线 | 第52-54页 |
| 5.4.1 等长线 | 第52页 |
| 5.4.2 DDR3 电路设计 | 第52-54页 |
| 5.5 设计软件及印制板图 | 第54-55页 |
| 5.6 本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 附录 | 第61-66页 |
| 致谢 | 第66页 |
